cy2305 和 cy2309 作 pci 和 sdram 缓存区
7
3 sdram dimm 零 延迟 缓存区 解决方案
这 cy2305 和 cy2309 是 极好的 clocking 解决方案 为
一个 系统 使用 3 sdram dimms. 这 cy2305 comes 在 一个
小 150-mil 8-管脚 soic 包装 和 这 cy2309 comes 在
一个 小 150-mil 16-管脚 soic. 两个都 缓存区 是 priced 非常
aggressively 为 这 高 容积 pc market. 那里 是 二
解决方案 为 implementing 3 sdram dimms 支持 和 这
cy2305 和 cy2309: 这 第一 是 这 可调整的 延迟 解决方案,
和 这 第二 是 这 自 调整 延迟 解决方案.
这 可调整的 延迟 解决方案:
•
C
load1
和 c
load2
必须 是 equal 至 sdram 单元 加载
为zero delay.
•
至 制造 这 sdram 输入 含铅的 或者 lag 这 涉及 输入
看 这 含铅的 或者 lag adjustments 部分 的
“
特定的 fea-
tures 的 这 cypress 零 延迟 缓存区
”
.
•
sdram modules 必须 是 安装 在 顺序 (单元 1 第一
和 单元 3 last).
•
单元 2 和 3 clocks 是 三-陈述 当 那些
sdram modules 是 不 呈现, 但是 clkout 将
continue 至 run.
•
单元 1 clocks 能 仅有的 是 三-陈述 用 三-stating
cpuclk 这个 将 也 三-状态 modules 2 和 3.
CY2309
sdram 单元 2
零 延迟
缓存区
CLKA4
CLKA3
CLKA2
CLKA1
CLKOUTREF
C
load2
sdram 单元 3
CLKB4
CLKB3
CLKB2
CLKB1
S1
S2
单元 sense
单元 sense
CY2305
sdram 单元 1
零 延迟
缓存区
CPUCLK
CLK1
CLK2
CLK3
CLK4
CLKOUTREF
C
load1
解码
逻辑
: 点此下载
