CS4922
10
切换 特性 - 控制 端口 (i
2
c 模式)
(t
一个
= 25
°
c;
va+, vd+ = 5v; 输入: 逻辑 0 = dgnd, 逻辑 1 = vd+, c
L
= 20pf)
注释: 10. 使用 的 i
2
C
总线 兼容 接口 需要 一个 执照 从 飞利浦.
11. 数据 必须 是 使保持 为 sufficient 时间 至 桥 这 300ns 转变 时间 的 sck/scl.
12. 这个 上升 时间 是 shorter 比 这 i
2
c 规格 推荐, 请 谈及 至 这 部分 在 scp
communications 为 更多 信息.
13. REQ
将 仅有的 go 高 如果 那里 是 非 数据 在 这 scpout 寄存器 在 这 rising 边缘 的 scl/sck 在
一个 读 运作 作 显示. dsp 频率 是 20 mhz. 拉-向上 电阻 是 2 k
Ω
C
L
= 20pf.
14. 如果 req
went 高 作 表明 在 便条 13 然后 req将 支撑 高 在 least 直到 这 next rising 边缘 的
sck/scl. 如果 数据 是 在 这 scpout 寄存器 在 这个 时间 req
将 go 起作用的 低 又一次. 这个 情况
应当 是 treated 作 一个 新 读 处理. 这 地址 和 r/w
应当 是 sent 又一次 下列的 一个 新
开始 情况.
参数 标识 最小值 最大值 单位
I
2
C
模式 (cs=1) (便条 10)
sck/scl 时钟 频率 (慢 模式)
(快 模式)
f
scl
100
400
kHz
总线 自由 时间 在 传送
t
buf
4.7
µ
s
开始 情况 支撑 时间 (较早的 至 第一 时钟 脉冲波)
t
hdst
4.0
µ
s
时钟 低 时间 慢
快
t
低
4.7
1.2
µ
s
时钟 高 时间 慢
快
t
高
4.0
1.0
µ
s
sda 建制 时间 至 sck/scl rising
t
sud
250 ns
sda 支撑 时间 从 sck/scl 下落 (便条 11)
t
hdd
0
µ
s
上升 时间 的 两个都 sda 和 sck/scl (便条 12)
t
r
50 ns
下降 时间 的 两个都 sda 和 sck/scl
t
f
300 ns
时间 从 sck/scl 下落 至 cs4920 ack
t
sca
40 ns
时间 从 sck/scl 下落 至 sda
有效的 在 读 运作
t
scsdv
40 ns
时间 从 sck/scl rising 至 req
Rising (便条 13)
t
scrh
200 ns
支撑 时间 为 req
从 sck/scl rising (便条 14)
t
scrl
0ns
上升 时间 为 req
(便条 13)
t
rr
50 ns
下降 时间 为 req
(便条 14)
t
rf
20 ns
建制 时间 为 停止 情况
t
susp
4.7
µ
s
: 点此下载
