CS5394
DS258PP4 9
一般 描述
这 cs5394 是 一个 24-位, 立体的 一个/d 转换器 de-
signed 为 立体的 数字的 音频的 产品. 这 de-
恶行 使用 一个 专利的, 7th-顺序 触发-水平的 delta-sigma
modulator 至 样本 这 相似物 输入 信号 在 64
时间 这 输出 样本 比率 (fs) 的 这 设备.
样本 比率 的 向上 至 50 khz 是 supported. 这 一个-
alog 输入 途径 是 同时发生地 抽样 用
独立的 delta-sigma modulators. 这 结果 se-
rial 位 streams 是 digitally filtered, yielding pairs
的 24-位 值. 这个 技巧 产量 nearly 完美的
转换 效能 独立 的 输入 fre-
quency 和 振幅. 这 转换器 做 不 re-
quire difficult-至-设计 或者 expensive 反对-alias
过滤 和 它 做 不 需要 外部 样本-和-
支撑 放大器 或者 电压 references.
一个 在-碎片 电压 涉及 提供 为 一个 differ-
ential 输入 信号 范围 的 4.0 vpp. 这 设备
也 包含 一个 高 通过 过滤, 执行 digi-
tally 之后 这 decimation 过滤, 至 完全地 elim-
inate 任何 内部的 补偿 在 这 转换器 或者 任何
补偿 呈现 在 这 输入 至 这 设备. 输出
数据 是 有 在 串行 表格, coded 作 2’s com-
plement 24-位 号码.
为 更多 信息 在 delta-sigma 调制
技巧 看 这 references 在 这 终止 的 这个 数据
薄板.
系统 设计
非常 few 外部 组件 是 必需的 至 sup-
端口 这 模数转换器. 正常的 电源 供应 解耦
组件, 电压 涉及 绕过 电容
和 一个 单独的 电阻 和 电容 在 各自 输入 为
分开 是 所有 那’s 必需的, 作 显示 在 图示
1.
主控 时钟
这 主控 时钟 是 这 时钟 源 为 这 delta-
sigma modulator (mclka) 和 数字的 过滤
(mclkd). 这 必需的 mclka/d 发生率
是 决定 用 这 desired fs 和 必须 是
256x fs, 作 显示 在 表格 1.
串行 数据 接口
这 cs5394 支持 二 串行 数据 formats
这个 是 选择 通过 这 数字的 format 选择 管脚,
dfs. 这 数字的 format 确定 这 relation-
ship 在 这 串行 数据, left/正确的 时钟 和 se-
rial 时钟. 计算数量 2 和 3 detail 这 接口
formats. 这 串行 数据 接口 是 accomplished
通过 这 串行 数据 输出, sdata, 串行 数据
时钟, sclk, 和 这 left/正确的 时钟, lrck. 这
串行 nature 的 这 输出 数据 结果 在 这 left 和
正确的 数据 words 正在 读 在 不同的 时间.
不管怎样, 这 样本 在里面 各自 left/正确的 一双
代表 同时发生地 抽样 相似物 输入.
串行 数据
这 串行 数据 块 组成 的 24 位 的 音频的
数据 提交 在 2’s-complement format 和 这
msb-第一. 这 数据 是 clocked 从 sdata 用
这 串行 时钟 和 这 频道 是 决定 用
这 left/正确的 时钟.
串行 时钟
这 串行 时钟 shifts 这 digitized 音频的 数据 从
这 内部的 数据 寄存器 通过 这 sdata 管脚.
sclk 是 一个 输出 在 主控 模式 在哪里 内部的
dividers 将 分隔 这 主控 时钟 用 4 至 gener-
ate 一个 串行 时钟 这个 是 64
×
fs. 在 从动装置 模式,
sclk 是 一个 输入 和 一个 串行 时钟 典型地 是-
tween 48
×
和 128
×
fs. 它 是 推荐 那
sclk 是 equal 至 64
×
fs, though 其它 发生率
是 可能, 至 避免 潜在的 干扰 影响
这个 将 降级 系统 效能.
LRCK
(khz)
mclka/d
(mhz)
SCLK
(mhz)
32 8.192 2.048
44.1 11.2896 2.822
48 12.288 3.072
表格 1. 一般 时钟 发生率
: 点此下载
