ics650-01
系统 附带的 时钟 源
mds 650-01 c
3
修订092799 打印 11/15/00
整体的 电路 系统 • 525 race 街道 • san jose •ca•95126• (408) 295-9800tel • (408) 295-9818fax
参数 情况 最小 典型 最大 单位
绝对 最大 比率 (nnote 1)
供应 电压, vdd 关联 至 地 7 V
输入 和 时钟 输出 关联 至 地 -0.5 vdd+0.5 V
包围的 运行 温度 0 70 C
焊接 温度 最大值 的 10 秒 260 C
存储 温度 -65 150 C
直流 特性 (vdd = 3.3vv 或者 5v 除非 指出))
运行 电压, vdd 3.0 5.5 V
输入 高 电压, vih 选择 输入, oe 2 V
输入 低 电压, vil 选择 输入, oe 0.8 V
输出 高 电压, voh vdd=3.3v, ioh=-8ma 2.4 V
输出 低 电压, vol vdd=3.3v, iol=8ma 0.4 V
输出 高 电压, voh, vdd = 3.3 或者 5v ioh=-8ma vdd-0.4 V
运行 供应 电流, idd, 在 5v 非 加载, 便条 2 50 毫安
运行 供应 电流, idd, 在 3.3v 非 加载, 便条 2 30 毫安
短的 电路 电流, vdd = 3.3 各自 输出 ±50 毫安
输入 电容 除了 x1 7 pF
交流 特性 (vdd = 3.3vv 或者 5v 除非 指出)
输入 结晶 或者 时钟 频率 14.31818 MHz
输出 clocks 精度 (综合 错误) 所有 clocks 1 ppm
输出 时钟 上升 时间 0.8 至 2.0v 1.5 ns
输出 时钟 下降 时间 2.0 至 0.8v 1.5 ns
输出 时钟 职责 循环 在 vdd/2 40 50 60 %
一个 sigma jitter, 除了 aclk 75 ps
一个 sigma jitter, aclk 170 ps
绝对 时钟 时期 jitter pclk, uclk, 20m - 500 500 ps
电的 规格
注释: 1. 压力 在之外 那些 列表 下面 绝对 最大 比率 可以 导致 永久的 损坏 至 这 设备. prolonged
暴露 至 水平 在之上 这 运行 限制 但是 在下 这 绝对 maximums 将 影响 设备 可靠性.
2. 和 所有 clocks 在 最高的 发生率.
外部 组件
这 ics650 需要 一个 最小 号码 的 外部 组件 为 恰当的 运作. 解耦
电容 的 0.1µf 应当 是 连接 在 vdd 和 地 (在 管脚 4 和 6, 和 管脚 16 和 14),
作 关闭 至 这 碎片 作 可能. 一个 序列 末端 电阻 的 33
Ω
将 是 使用 为 各自 时钟 输出. 这
14.31818 mhz 结晶 必须 是 连接 作 关闭 至 这 碎片 作 可能. 这 结晶 应当 是 一个
基本的 模式, 并行的 resonant, 30ppm 或者 更好的 (至 满足 这 ethernet 规格). 结晶 电容
应当 是 连接 从 管脚 x1 至 地面 和 x2 至 地面. 这 值 的 这些 电容 是 给 用
这 下列的 等式, 在哪里 c
L
是 这 结晶 加载 电容: 结晶 caps (pf) = (c
L
-12) x 2. 所以 为 一个
结晶 和 16pf 加载 电容, 二 8pf caps 应当 是 使用. 如果 一个 时钟 输入 是 使用, 驱动 它 在 x1
和 leave x2 unconnected.
: 点此下载
