CY7B923
CY7B933
4
OUTA
±
OUTB
±
OUTC
±
pecl 输出 差别的 串行 数据 输出. 这些 pecl 100k 输出 (+5v 关联) 是 有能力 的 驱动
terminated 传递 线条 或者 商业的 fiber optic 传输者 modules. unused pairs 的 输出
能 是 连线的 至 v
CC
至 减少 电源 如果 这 输出 是 不 必需的. outa
±
和 outb
±
是 控制 用 这
水平的 在 foto, 和 将 仍然是 在 它们的 “logical zero” states 当 foto 是 asserted. outc
±
是 unaffected
用 这 水平的 在 foto. (outa+ 和 outb+ 是 使用 作 一个 差别的 测试 时钟 输入 当 在 测试 模式, i.e.,
模式=unconnected 或者 强迫 至 v
CC
/2.)
模式 3-水平的 在 encoder 模式 选择. 这 水平的 在 模式 确定 这 encoding 方法 至 是 使用. 当
连线的 至 地, 模式 选择 8b/10b encoding. 当 连线的 至 v
CC
, 数据 输入 绕过 这 encoder
和 这 位 模式 在 d
一个-j
变得 直接地 至 这 shifter. 当 left floating (内部的 电阻器 支撑 这 输入 在
V
CC
/2) 这 内部的 位-时钟 发生器 是 无能 和 outa+/outb+ 变为 这 差别的 位 时钟 至 是
使用 为 工厂 测试. 在 典型 产品 模式 是 连线的 至 v
CC
或者 地.
BISTEN ttl 在 建造-在 自-测试 使能. 当 bisten是 低 和 ena和 enn是 高, 这 传输者 发送 一个
alternating 1
−
0 模式 (d10.2 或者 d21.5). 当 也 ena
或者 enn是 设置 低 和 bisten是 低, 这
传输者 begins 一个 repeating 测试 sequence 那 准许 这 传输者 和 接受者 至 工作 一起 至 测试
这 函数 的 这 全部 link. 在 正常的 使用 这个 输入 是 使保持 高 或者 连线的 至 v
CC
. 这 bist 发生器 是
一个 自由-运动 模式 发生器 那 需要 不 是 initialized, 但是 如果 必需的, 这 bist sequence 能 是
initialized 用 短促地 asserting svs 当 bisten
是 低. bisten有 这 一样 定时 作 d
0
−
7
.
RP ttl 输出 读 脉冲波. rp是 一个 60% 低 职责-循环 字节-比率 脉冲波 train 合适的 为 这 读 脉冲波 在 cy7c42x
fifos. 这 频率 在 rp
是 这 一样 作 ckw 当 使能 用 ena, 和 职责 循环 是 独立 的
这 ckw 职责 循环. 脉冲波 widths 是 设置 用 逻辑 内部的 至 这 传输者. 在 bist 模式, rp
将 仍然是
高 为 所有 但是 这 last 字节 的 一个 测试 循环. rp
将 脉冲波 低 一个 字节 时间 每 bist 循环.
V
CCN
电源 为 输出 驱动器.
V
CCQ
电源 为 内部的 电路系统.
地 地面.
cy7b923 hotlink 传输者
(持续)
名字 i/o 描述
cy7b933 hotlink 接受者
名字 i/o 描述
Q
0
−
7
(q
b
−
h
)
ttl 输出 Q
0
−
7
并行的 数据 输出. q
0
−
7
包含 这 大多数 recently received 数据. 这些 输出 改变 synchro-
nously 和 ckr. 当 模式 是 高, q
0, 1, ...7
变为 q
b, c,...h
各自.
sc/d(q
一个
) ttl 输出 特定的 character/数据 选择. sc/dindicates 这 context 的 received 数据. 高 indicates 一个 控制
(特定的 character) 代号, 低 indicates 一个 数据 character. 当 模式 是 高 (placing 这 接受者 在
unencoded 模式), sc/d
acts 作 这 q
一个
输出. sc/d 有 这 一样 定时 作 q
0
−
7
.
RVS (q
j
) ttl 输出 received violation 标识. 一个 高 在 rvs indicates 那 一个 代号 rule violation 有 被 发现
在 这 received 数据 stream. 一个 低 显示 那 非 错误 有 被 发现. 在 bist 模式, 一个 低
在 rvs indicates 准确无误的 运作 的 这 传输者, 接受者, 和 link 在 一个 字节-用-字节 基准.
当 模式 是 高 (放置 这 接受者 在 unencoded 模式), rvs acts 作 这 q
j
输出. rvs 有
这 一样 定时 作 q
0
−
7
.
RDY ttl 输出 数据 输出 准备好. 一个 低 脉冲波 在 rdyindicates 那 新 数据 有 被 received 和 是 准备好 至 是
delivered. 一个 missing 脉冲波 在 rdy
显示 那 这 received 数据 是 这 无效的 character (正常情况下 inserted 用
这 传输者 作 一个 垫子 在 数据 输入). 在 bist 模式 rdy
将 仍然是 低 为 所有 但是 这 last 字节
的 一个 测试 循环 和 将 脉冲波 高 一个 字节 时间 每 bist 循环.
CKR ttl 输出 时钟 读. 这个 字节 比率 时钟 输出 是 阶段 和 频率 排整齐 至 这 新当选的 串行 数据
stream.RDY
, q
0
−
7
, sc/d, 和 rvs 所有 转变 synchronously 和 这 rising 边缘 的 这个 输出.
一个/b pecl 在 串行 数据 输入 选择. 这个 pecl 100k (+5v 关联) 输入 选择 ina 或者 inb 作 这 起作用的
数据 输入. 如果 一个/b
是 高, ina 是 连接 至 这 shifter 和 信号 连接 至 ina 将 是 解码. 如果
一个/b
是 低 inb 是 选择.
INA
±
diff 在 串行 数据 输入 一个. 这 差别的 信号 在 这 接受者 终止 的 这 交流 link 将 是
连接 至 这 差别的 输入 pairs ina
±
或者 inb
±
. 也 这 ina 一双 或者 这 inb 一双 能 是 使用 作
这 主要的 数据 输入 和 这 其它 能 是 使用 作 一个 loopback 频道 或者 作 一个 alternative 数据 输入 选择
用 这 状态 的 一个/b
.
: 点此下载
