首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:977384
 
资料名称:CY7B923-JI
 
文件大小: 629K
   
说明
 
介绍:
HOTLink⑩ Transmitter/Receiver
 
 


: 点此下载
  浏览型号CY7B923-JI的Datasheet PDF文件第2页
2
浏览型号CY7B923-JI的Datasheet PDF文件第3页
3
浏览型号CY7B923-JI的Datasheet PDF文件第4页
4
浏览型号CY7B923-JI的Datasheet PDF文件第5页
5

6
浏览型号CY7B923-JI的Datasheet PDF文件第7页
7
浏览型号CY7B923-JI的Datasheet PDF文件第8页
8
浏览型号CY7B923-JI的Datasheet PDF文件第9页
9
浏览型号CY7B923-JI的Datasheet PDF文件第10页
10
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
CY7B923
CY7B933
6
表格. 如果 sc/d
是 低, 这 数据 输入 是 转变 使用 这 数据
代号 表格. 如果 一个 字节 时间 passes 和 这 输入 无能, 这 en-
coder 将 输出 一个 特定的 character comma k28.5 (或者 同步) 那
将 维持 link 同步. svs 输入 forces 这 transmis-
sion 的 一个 指定 violation 标识 至 准许 这 用户 至 审查 错误
处理 系统 逻辑 在 这 控制 或者 为 专卖的 产品.
这 8b/10b 编码 函数 的 这 encoder 能 是 绕过
为 系统 那 包含 一个 外部 coder 或者 scrambler func-
tion 作 部分 的 这 控制. 这个 绕过 是 控制 用 设置-
ting 这 模式 选择 管脚 高. 当 在 绕过 模式, d
一个
j
(便条 那 位 顺序 是 指定 在 这 fibre 频道 8b/10b 代号)
变为 这 ten 输入 至 这 shifter, 和 d
一个
正在 这 第一 位 至 是
shifted 输出.
Shifter
这 shifter accepts 并行的 数据 从 这 encoder once 各自
字节 时间 和 shifts 它 至 这 串行 接口 输出 缓存区 使用
一个 pll multiplied 位 时钟 那 runs 在 ten (10) 时间 这 字节
时钟 比率. 定时 为 这 并行的 转移 是 控制 用 这
计数器 包含 在 这 时钟 发生器 和 是 不 影响 用
信号 水平 或者 定时 在 这 输入 管脚.
outa, outb, outc
这 串行 接口 pecl 输出 缓存区 (ecl100k 关联
至 +5v) 是 这 驱动器 为 这 串行 媒介. 它们 是 所有 con-
nected 至 这 shifter 和 包含 这 一样 串行 数据. 二 的
这 输出 pairs (outa
±
和 outb
±
) 是 controllable 用 这
foto 输入 和 能 是 无能 用 这 系统 控制 至 强迫 一个
logical 零 (i.e., “light off”) 在 这 输出. 这 第三 输出 一双
(outc
±
) 是 不 影响 用 foto 和 将 供应 一个 持续的 数据
stream 合适的 为 循环-后面的 测试 的 这 subsystem.
OUTA
±
和 outb
±
将 respond 至 foto 输入 改变 在里面 一个
few 位 时间. 不管怎样, 自从 foto 是 不 同步 和 这
传输者 数据 stream, 这 输出 将 是 强迫 止 或者 转变 在
在 arbitrary 点 在 一个 transmitted 字节. 这个 函数 是 将 至
augment 一个 外部 激光器 安全 控制 和 作 一个 aid 为 receiv-
er pll 测试.
在 线-为基础 系统, 控制 的 这 输出 将 不 是 re-
quired, 和 foto 能 是 strapped 低. 这 三 输出
是 将 至 增加 系统 和 architectural flexibility 用 的-
fering 完全同样的 串行 位 streams 和 独立的 接口 为
redundant 连接 或者 为 多样的 destinations. unneeded
输出 能 是连线的至 vcc 至 使不能运转 和 电源 向下 这 un-
使用 输出 电路系统.
时钟 发生器
这 时钟 发生器 是 一个 embedded 阶段-锁 循环 (pll)
那 takes 一个 字节-比率 涉及 时钟 (ckw) 和 multiplies 它
用 ten (10) 至 create 一个 位 比率 时钟 为 驱动 这 串行 shifter.
这 字节 比率 涉及 comes 从 ckw, 这 rising 边缘 的
这个 clocks 数据 在 这 输入 寄存器. 这个 时钟 必须 是 一个
结晶 关联 脉冲波 stream 那 有 一个 频率 在
这 最小 和 最大 指定 为 这 hotlink trans-
mitter/接受者 一双. 信号 控制 用 这个 块 表格 这
位 时钟 和 这 定时 信号 那 控制 内部的 数据 trans-
fers 在 这 输入 寄存器 和 这 shifter.
这 读 脉冲波 (rp
) 是 获得 从 这 反馈 计数器 使用 在
这 pll 乘法器. 它 是 一个 字节-比率 脉冲波 stream 和 这 恰当的
阶段 和 脉冲波 widths 至 准许 转移 的 数据 从 一个 asynchro-
nous 先进先出. 脉冲波 宽度 是 独立 的 ckw 职责 循环, 自从
恰当的 阶段 和 职责 循环 是 maintained 用 这 pll. 这 rp
脉冲波 stream 将 insure 准确无误的 数据 transfers 在 asynchro-
nous fifos 和 这 传输者 输入 获得 和 非 外部 逻辑.
测试 逻辑
测试 逻辑 包含 这 initialization 和 控制 为 这 建造-在
自-测试 (bist) 发生器, 这 多路调制器 为 测试 模式 时钟
分发, 和 控制 逻辑 至 合适的 选择 这 数据 encod-
ing. 测试 逻辑 是 discussed 在 更多 detail 在 这 cy7b923
hotlink 传输者 运行 模式 描述.
cy7b933 hotlink 接受者 块 图解
描述
串行 数据 输入
二 pairs 的 差别的 线条 接受者 是 这 输入 为 这
串行 数据 stream. ina
±
或者 inb
±
能 是 选择 和 这 一个/b
输入. ina
±
是 选择 和 一个/b
±
是 选择 和 一个/b
低. 这 门槛 的 一个/b
从 pecl fiber optic 接口 modules. ttl 逻辑 elements 能 是
使用 至 选择 这 一个 或者 b 输入 用 adding 一个 电阻 拉-向上 至 这
ttl 驱动器 连接 至 一个/b
. 这 差别的 门槛 的 ina
±
INB
±
将 accommodate 线 interconnect 和 过滤 losses 或者
传递 线条 attenuation 更好 比 20 db (v
DIF
>50 mv) 或者
能 是 直接地 连接 至 fiber optic 接口 modules (任何 ecl
逻辑 家族, 不 限制 至 ecl 100k). 这 一般 模式 容忍
将 accommodate 一个 宽 范围 的 信号 末端 电压. 这
最高的 高 输入 那 能 是 tolerated 是 v
= v
CC
, 和 这 低-
est 低 输入 那 能 是 interpreted correctly 是 v
= gnd+2.0v.
pecl-ttl 翻译
这 函数 的 这 inb(inb+) 输入 和 这 si(inb
) 输入 是
定义 用 这 连接 在 这 所以 输出 管脚. 如果 这
pecl/ttl 翻译 函数 是 不 必需的, 这 所以 输出 是
连线的vcc. 一个 传感器 电路 将 发现 这个 连接 和
导致 这 输入 至 变为 inb
±
(一个 差别的 线条-接受者 seri-
al-数据 输入). 如果 这 pecl/ttl 翻译 函数 是 必需的, 这
所以 输出 是 连接 至 它的 正常的 ttl 加载 (典型地 一个 或者 更多
ttl 输入, 但是 非 拉-向上 电阻) 和 这 inb+ 输入 变为 inb
(单独的-结束 ecl 100k, 串行 数据 输入) 和 这 inb
输入 是-
comes si (单独的-结束, ecl 100k 状态 输入).
这个 积极的-关联 pecl-至-ttl 翻译 是 提供 至
eliminate 外部 逻辑 在 一个 pecl fiber-optic 接口
单元 “carrier detect” 输出 和 这 ttl 输入 在 这 控制
逻辑. 这 输入 门槛 是 兼容 和 ecl 100k 水平
(+5v 关联). 它 能 也 是 使用 作 部分 的 这 link 状态
indication 逻辑 为 线 连接 系统.
时钟 同步
这 时钟 同步 函数 是 执行 用 一个 em-
bedded 阶段-锁 循环 (pll) 那 轨道 这 频率 的
这 新当选的 位 stream 和 aligns 这 阶段 的 它的 内部的 位
比率 时钟 至 这 串行 数据 transitions. 这个 块 包含 这
逻辑 至 转移 这 数据 从 这 shifter 至 这 decode 寄存器
once 每 字节. 这 计数器 那 控制 这个 转移 是 ini-
tialized 用 这 framer 逻辑. ckr 是 一个 缓冲 输出 获得
从 这 位 计数器 使用 至 控制 这 decode 寄存器 和
这 输出 寄存器 transfers.
时钟 输出 逻辑 是 设计 所以 那 当 reframing 导致
这 计数器 sequence 至 是 interrupted, 这 时期 和 脉冲波
宽度 的 ckr 将 从不 是 较少 比 正常的. reframing 将
stretch 这 时期 的 ckr 用 向上 至 90%, 和 也 ckr 脉冲波
宽度 高 或者 脉冲波 宽度 低 将 是 拉长, 取决于
在 当 reframe occurs.
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com