CY7C1380C
CY7C1382C
文档 #: 38-05237 rev. *d 页 2 的 36
1
2
逻辑 块 图解 – cy7c1380c (512k x 36)
地址
寄存器
ADV
CLK
BURST
计数器
和
逻辑
CLR
Q1
Q0
ADSP
ADSC
模式
BWE
GW
CE
1
CE
2
CE
3
OE
使能
寄存器
输出
寄存器
SENSE
放大器
输出
缓存区
E
PIPELINED
使能
输入
寄存器
a0, a1, 一个
BW
B
BW
C
BW
D
BW
一个
记忆
排列
DQs
DQP
一个
DQP
B
DQP
C
DQP
D
睡眠
控制
ZZ
一个
[1:0]
2
DQ
一个 ,
DQP
一个
字节
写 寄存器
DQ
b ,
DQP
B
字节
写 寄存器
DQ
c ,
DQP
C
字节
写 寄存器
DQ
d ,
DQP
D
字节
写 寄存器
DQ
一个 ,
DQP
一个
字节
写 驱动器
DQ
b ,
DQP
B
字节
写 驱动器
DQ
c ,
DQP
C
字节
写 驱动器
DQ
D
,dqp
D
字节
写 驱动器
a0, a1, 一个
地址
寄存器
ADV
CLK
BURST
计数器 和
逻辑
CLR
Q1
Q0
ADSC
BW
B
BW
一个
CE
1
DQ
b,
DQP
B
写 寄存器
DQ
一个,
DQP
一个
写 寄存器
使能
寄存器
OE
SENSE
放大器
记忆
排列
ADSP
2
模式
CE2
CE3
GW
BWE
PIPELINED
使能
DQs
DQP
一个
DQP
B
输出
寄存器
输入
寄存器
E
DQ
一个,
DQP
一个
写 驱动器
输出
缓存区
DQ
b,
DQP
B
写 驱动器
a[1:0]
ZZ
睡眠
控制
逻辑 块 图解 – cy7c1382c (1m x 18)
: 点此下载
