CY7C133
CY7C143
文档 #: 38-06036 rev. *b 页 7 的 13
切换 特性
在 这 运行 范围
[9]
参数 描述
7c133-25
7c143-25
7c133-35
7c143-35
7c133-55
7c143-55
单位最小值 最大值 最小值 最大值 最小值 最大值
读 循环
t
RC
读 循环 时间 25 35 55 ns
t
AA
地址 至 数据 有效的
[10]
25 35 55 ns
t
OHA
数据 支撑 从 地址 改变 0 0 0 ns
t
ACE
CE低 至 数据 有效的
[10]
25 35 55 ns
t
DOE
OE低 至 数据 有效的
[10]
20 25 30 ns
t
LZOE
OE低 至 低 z
[11,12,13]
3 3 3 ns
t
HZOE
OE高 至 高 z
[11,12,13]
15 20 25 ns
t
LZCE
CE低 至 低 z
[11,12,13]
3 5 5 ns
t
HZCE
CE高 至 高 z
[11,12,13]
15 20 20 ns
t
PU
CE低 至 电源-向上
[13]
0 0 0 ns
t
PD
CE高 至 电源-向下
[13]
25 25 25 ns
写 循环
[14]
t
WC
写 循环 时间 25 35 55 ns
t
SCE
CE低 至 写 终止 20 25 40 ns
t
AW
地址 设置-向上 至 写 终止 20 25 40 ns
t
HA
地址 支撑 从 写 终止 2 2 2 ns
t
SA
地址 设置-向上 至 写 开始 0 0 0 ns
t
PWE
r/W脉冲波 宽度 20 25 35 ns
t
SD
数据 设置-向上 至 写 终止 15 20 20 ns
t
HD
数据 支撑 从 写 终止 0 0 0 ns
t
HZWE
r/W低 至 高 z
[12,13]
15 20 20 ns
t
LZWE
r/W高 至 低 z
[12,13]
0 0 0 ns
busy/中断 定时 (为 主控 cy7c133)
t
BLA
BUSY低 从 地址 相一致 25 35 50 ns
t
BHA
BUSY高 从 地址 mismatch 20 30 40 ns
t
BLC
BUSY低 从CE低 20 25 35 ns
t
BHC
BUSY高 从CE高 20 20 30 ns
t
WDD
写 脉冲波 至 数据 延迟
[15]
50 60 80 ns
t
DDD
写 数据 有效的 至 读 数据 有效的
[15]
35 45 55 ns
t
BDD
BUSY高 至 有效的 数据
[16]
便条16 便条16 便条16 ns
t
PS
arbitration priority 设置 向上 时间
[17]
5 5 5 ns
busy 定时 (为 从动装置 cy7c143)
t
WB
写 至BUSY
[18]
0 0 0 ns
t
WH
写 支撑 之后BUSY
[19]
20 25 30 ns
t
WDD
写 脉冲波 至 数据 延迟
[20]
50 60 80 ns
t
DDD
写 数据 有效的 至 读 数据 有效的
[20]
35 45 55 ns
注释:
9. 测试 情况 假设 信号 转变 时间 的 5 ns 或者 较少,定时 涉及 水平 的 1.5v, 输入 脉冲波 水平 的 0 至 3.0v 和 输出 加载 的 这 指定
I
OL
/i
oh,
和 30-pf 加载 电容.
10. 交流 测试 情况 使用 v
OH
= 1.6v 和 v
OL
= 1.4v.
11. 在 任何 给 温度 和 voltage 情况 为 任何 给 设备, t
LZCE
是 较少 比 t
HZCE
和 t
LZOE
是 较少 比 t
HZOE
.
12. t
LZCE
, t
LZWE
, t
HZOE
, t
LZOE
, t
HZCE
和 t
HZWE
是 测试 和 c
L
= 5 pf 作 在 部分 (b) 的 交流 测试 负载
.
转变 是 量过的 ±500 mv 从 稳步的 状态 电压.
13. 这个 参数 是 有保证的 但是 不 测试.
14. 这 内部的 写 时间 的 这 记忆 是 定义 用 这 overlap 的CS低 和 r/W低. 两个都 信号 必须 是 低 至 initiate 一个 写 和 也 信号
能 terminate 一个 写 用 going 高. 这 数据 输入 设置-向上 和 支撑 定时 应当 是 关联 至 这 rising 边缘 的 这 signal 那 terminates 这 写.
15. 端口-至-端口 延迟 通过 内存 cells 从 writing 端口 至 读 端口. 谈及 至 定时 波形 的 “read 和BUSY, 主控: cy7c133.”
16. t
BDD
是 一个 计算 参数 和 是 更好 的 0,t
WDD
–t
WP
(真实的) 或者 t
DDD
–t
DW
(真实的).
17. 至 确保 那 这 早期 的 这 二 端口 wins.
18. 至 确保 那 写 循环 是inhibited 在 contention.
19. 至 确保 那 一个 写 循环 是 完成 之后 contention.
20. 端口-至-端口 延迟 通过 内存 cells 从 writing 端口 至 读 端口. 谈及 至 定时 波形 的 “read 和 端口-至-端口 delay.”
: 点此下载
