CY7C346
使用 ultra37000
TM
为
所有 新 设计
文档 #: 38-03005 rev. *b 页 12 的 21
军队 典型 内部的 切换 特性
在 运行 范围
参数 描述
7c346-30 7c346-35
单位最小值 最大值 最小值 最大值
t
在
专心致志的 输入 垫子 和 缓存区 延迟 7 9 ns
t
IO
i/o 输入 垫子 和 缓存区 延迟 6 9 ns
t
EXP
expander 排列 延迟 14 20 ns
t
LAD
逻辑 排列 数据 延迟 14 16 ns
t
LAC
逻辑 排列 控制 延迟 12 13 ns
t
OD
输出 缓存区 和 垫子 延迟 5 6 ns
t
ZX
输出 缓存区 使能 延迟
[28]
11 13 ns
t
XZ
输出 缓存区 使不能运转 延迟 11 13 ns
t
RSU
寄存器 设置-向上 时间 相关的 至 时钟 信号 在
寄存器
8 10 ns
t
RH
寄存器 支撑 时间 相关的 至 时钟 信号 在
寄存器
8 10 ns
t
获得
流动 通过 获得 延迟 4 4 ns
t
RD
寄存器 延迟 2 2 ns
t
COMB
transparent 模式 延迟
[29]
4 4 ns
t
CH
时钟 高 时间 10 12.5 ns
t
CL
时钟 低 时间 10 12.5 ns
t
IC
异步的 时钟 逻辑 延迟 16 18 ns
t
ICS
同步的 时钟 延迟 2 3 ns
t
FD
反馈 延迟 1 2 ns
t
前
异步的 寄存器 preset 时间 6 7 ns
t
CLR
异步的 寄存器 clear 时间 6 7 ns
t
PCW
异步的 preset 和 clear 脉冲波 宽度 6 7 ns
t
PCR
异步的 preset 和 clear 恢复 时间 6 7 ns
t
PIA
可编程序的 interconnect 排列 延迟 时间 16 20 ns
: 点此下载
