首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:978363
 
资料名称:CY7C346-30RMB
 
文件大小: 469K
   
说明
 
介绍:
USE ULTRA37000TM FOR ALL NEW DESIGNS(128-Macrocell MAX EPLD)
 
 


: 点此下载
  浏览型号CY7C346-30RMB的Datasheet PDF文件第3页
3
浏览型号CY7C346-30RMB的Datasheet PDF文件第4页
4
浏览型号CY7C346-30RMB的Datasheet PDF文件第5页
5
浏览型号CY7C346-30RMB的Datasheet PDF文件第6页
6

7
浏览型号CY7C346-30RMB的Datasheet PDF文件第8页
8
浏览型号CY7C346-30RMB的Datasheet PDF文件第9页
9
浏览型号CY7C346-30RMB的Datasheet PDF文件第10页
10
浏览型号CY7C346-30RMB的Datasheet PDF文件第11页
11
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
CY7C346
使用 ultra37000
TM
所有 新 设计
文档 #: 38-03005 rev. *b 页 7 的 21
商业的 和 工业的 外部 同步的 切换 特性
[6]
在 运行 范围
参数 描述
7c346-25 7c346-30 7c346-35
单位最小值 最大值 最小值 最大值 最小值 最大值
t
PD1
专心致志的 输入 至 combinatorial 输出 延迟
[7]
25 30 35 ns
t
PD2
i/o 输入 至 combinatorial 输出 延迟
[10]
40 45 55 ns
t
PD3
专心致志的 输入 至 combinatorial 输出 延迟 和 expander
延迟
[11]
37 44 55 ns
t
PD4
i/o 输入 至 combinatorial output 延迟 和 expander
延迟
[4, 12]
52 59 75 ns
t
EA
输入 至 输出 使能 延迟
[4,7]
25 30 35 ns
t
ER
输入 至 输出 使不能运转 延迟
[4,7]
25 30 35 ns
t
CO1
同步的 时钟 输入 至 输出 延迟 14 16 20 ns
t
CO2
同步的 时钟 至 local 反馈 至 combinatorial
输出
[4,13]
30 35 42 ns
t
S1
专心致志的 输入 或者 反馈 设置-向上 时间 至 同步的
时钟 输入
[7, 14]
15 20 25 ns
t
S2
i/o 输入 设置-向上 时间 至同步的 时钟 输入
[7]
30 36 45 ns
t
H
输入 支撑 时间 从 同步的 时钟 输入
[7]
0 0 0 ns
t
WH
同步的 时钟 输入 高 时间 8 10 12.5 ns
t
WL
同步的 时钟 输入 低 时间 8 10 12.5 ns
t
RW
异步的 clear 宽度
[4, 7]
25 30 35 ns
t
RR
异步的 clear 恢复 时间
[4, 7]
25 30 35 ns
t
RO
异步的 clear 至 注册 输出 延迟
[7]
25 30 35 ns
t
PW
异步的 preset 宽度
[4, 7]
25 30 35 ns
t
PR
异步的 preset 恢复 时间
[4,7]
25 30 35 ns
t
PO
异步的 preset 至 注册 输出 延迟
[7]
25 30 35 ns
t
CF
同步的 时钟 至 local 反馈 输入
[4,15]
3 3 6 ns
t
P
外部 同步的 时钟 时期 (1/(f
MAX3
)
[4]
16 20 25 ns
f
MAX1
外部 反馈 最大 频率 (1/(t
CO1
+ t
S1
))
[4,16]
34.5 27.7 22.2 MHz
f
MAX2
内部的 local 反馈 最大 频率, lesser 的
(1/(t
S1
+ t
CF
)) 或者 (1/t
CO1
)
[4, 17]
55.5 43.4 32.2 MHz
f
MAX3
数据 path 最大 频率, lesser 的 (1/(t
WL
+ t
WH
)),
(1/(t
S1
+ t
H
)) 或者 (1/t
CO1
)
[4,18]
62.5 50 40 MHz
f
MAX4
最大 寄存器 toggle 频率 (1/(t
WL
+ t
WH
)
[4, 19]
62.5 50 40 MHz
t
OH
输出 数据 稳固的 时间 从 同步的 时钟 输入
[4, 20]
3 3 3 ns
注释:
7. 这个 规格 是 一个 measure 的 这 delay 从 输入 信号 应用 至 一个 专心致志的 输入 (68-管脚 plcc 输入 管脚 1, 2, 32, 34, 35, 66, 或者 68) 至 combinatorial
输出 在 任何 输出 管脚. 这个 延迟 假设 非 expander 条款 是 使用 至 表格 这 逻辑 函数.
8. 当 这个 便条 是 应用 至 任何 参数 规格 它 indicates 那 这 信号 (数据,异步的 时钟, 异步的clear, 和/或者 异步的 preset)
是 应用 至 一个 专心致志的 输入 仅有的 和 非 信号 path (也 时钟 或者 数据) 雇用 expander 逻辑.
9. 如果 一个 输入 信号 是 应用 至 一个 i/o 管脚 一个 额外的 延迟 equal 至 tpia 应当 是 增加 至 这 comparable 延迟 为 一个 专心致志的 输入. 如果 expanders 是 使用,
增加 这 最大 expander 延迟 texp 至 这 整体的 延迟 为 这 comparable 延迟 没有 expanders.
10. 这个 规格 是 一个 measure 的 这 延迟 从 输入 信号应用 至 一个 i/o macrocell 管脚 至 任何 输出. 这个 延迟 假设 非 expander 条款 是 使用 至
表格 这 逻辑 函数.
11. 这个 规格 是 一个 measure 的 这 延迟 从 一个 输入信号 应用 至 一个 专心致志的 输入 (68-管脚 plcc 输入 管脚 1, 2,32, 34, 35, 36, 66, 或者 68) 至 combinatorial
输出 在 任何 输出 管脚. 这个 延迟 假设 expander 条款 are 使用 至 表格 这 逻辑 函数 和 包含 这 worst-情况 expander 逻辑 延迟 为 一个 通过
通过 这 expander 逻辑.
12. 这个 规格 是 一个 measure 的 这 延迟 从 一个 输入 signal 应用 至 一个 i/o macrocell 管脚 至 任何 输出. 这个 延迟假设 expander 条款 是 使用 至
表格 这 逻辑 函数 和 包含 这 worst-情况 expander logic 延迟 为 一个 通过 通过 这 expander 逻辑. 这个 parameter 是 测试 periodically 用
抽样 生产 材料.
13. 这个 规格 是 一个 measure 的 这 delay 从 同步的 寄存器 时钟 至 内部的 反馈 的 这 寄存器 输出 signal 至 这 输入 的 这 lab 逻辑 排列
和 然后 至 一个 combinatorial 输出. 这个 延迟 假设 非 expanders 是 使用, 寄存器 是 synchronously clocked 和 所有 feedback 是 在里面 这 一样 lab. 这个
参数 是 测试 periodically用 抽样 生产 材料.
14. 如果 数据 是 应用 至 一个 i/o 输入 为 俘获 用 一个 macrocell寄存器, 这 i/o 管脚 输入 设置-向上 时间 minimums 应当 是 observed. 这些 参数 是 ts2 为
同步的 运作 和 tas2 为 异步的 运作.
15. 这个 规格 是 一个 measure 的 这 延迟 有关联的 和 the 内部的 寄存器 反馈 path. 这个 是 这 延迟 从 synchronous 时钟 至 lab 逻辑 排列
输入. 这个 延迟 加 这 寄存器 设置-向上 时间, ts1, 是 这 minimum 内部的 时期 为 一个 内部的 同步的 状态 机器配置. 这个 延迟 是 为
反馈 在里面 这 一样 lab. 这个 参数 是 tested periodically 用 抽样 生产 材料.
16. 这个 规格 indicates 这 有保证的 最大 频率, 在 同步的 模式, 在 这个 一个 状态 机器 配置 with 外部 反馈 能
运作. 它 是 assumed 那 所有 数据 输入 和 external 反馈 信号 是 应用 至 专心致志的 输入.
17. 这个 规格 indicates 这 有保证的 最大 频率 在 这个 一个 状态 机器 和 内部的-仅有的 反馈 能 operate. 如果 寄存器 输出 states 必须
也 控制 外部 点, 这个 频率 能 安静的 是 observed 作 长 作 这个 频率 是 较少 比 1/tco1. 所有 反馈是 assumed 至 是 local originating
在里面 这 一样 lab.
18. 这个 频率 indicates 这 最大 频率 在 这个 这设备 将 运作 在 数据 path 模式 (专心致志的 输入 管脚 至 输出放 管脚). 这个 假设 数据
输入 信号 是 应用 至 专心致志的 输入 管脚 和 非 expander逻辑 是 使用. 如果 任何 的 这 数据 输入 是 i/o 管脚, ts2 是这 适合的 ts 为 计算.
19. 这个 规格 indicates 这 有保证的 最大 频率,在 同步的 模式, 在 这个 一个 单独的 输出 或者 buried寄存器 能 是 cycled 用 一个 时钟
信号 应用 至 这 专心致志的 时钟 输入 管脚.
20. 这个 参数 indicates 这 最小 时间 之后 一个 同步的 寄存器 时钟 输入 那 这 previous 寄存器 输出 数据 是maintained 在 这 输出 管脚.这个
规格 是 一个 measure 的 这 延迟 从一个 异步的 寄存器 时钟 输入 至 内部的 反馈 的 这 寄存器 输出 signal 至 这 输入 的 这 lab 逻辑
排列 和 然后 至 一个 combinatorial 输出. 这个 延迟 假设 非 expanders 是 使用 在 这 逻辑 的 combinatorial 输出 或者 这 异步的 时钟 输入. 这
时钟 信号 是 应用 至 这 专心致志的 时钟 输入 管脚 和 所有反馈 是 在里面 一个 单独的 lab. 这个 参数 是 测试 periodically 用 抽样 生产 材料.
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com