CY7C955
初步的
2
管脚 描述
cy7c955 atm-sonet/sdh transceiver
切换 波形 63
函数的 定时 图解 69
接口 末端 和 偏置 schemes 73
过滤 管脚 配置 75
订货 信息 76
包装 图解 77
表格 的 内容 (持续)
INTB
RALM
RFP
RATE1
ALE
a[7:0]
d[7:0]
tdat[7:0]
TSOC
TFCLK
RBYP
RRDENB
RFCLK
RSOC
RXPRTY
RRCLK±
TXD±
TXPRTY
比率
选择
错误 monitoring
配置 和 状态
接口
控制
sonet/sdh
恢复
ProcessorProcessorProcessor
缓存区
Transmit
乘法器 &放大;
时钟
Transmit
处理器
atm cell
Transmit Transmit Transmit TransmitTransmit
utopia i/f
transmit 先进先出
4 cell 用 8 位
4 cell 用 8 位
utopia i/f
Path
Overhead Overhead Overhead
线条 部分
部分线条
OverheadOverheadOverhead
Pathatm cell
处理器
处理器 处理器 处理器
Receive Receive Receive ReceiveReceive
receive 先进先出
寄存器 文件
TBYP
TRCLK±
TXC±
时钟
RATE0
RXD±
RXDO±
RCA
RCLK
TCA
TFPO
rdat[7:0]
TWRENB
RDB
WRB
CSB
TSEN
TCLK
RCP
RGFC
XOFF
TGFC
TCP
RSTB
ALOS±
7C955
−
1
transmit utopia 接口
名字 管脚 i/o 描述
tdat[7:0] 87
−
94 输入 transmit utopia 数据: 字节-宽 数据 驱动 从 这 atm 至 phy layer. tdat[7] 是 这
msb.
TPRTY 95 输入 transmit utopia 数据 parity: 数据 parity 计算 在 tdat[7:0]. odd parity 是 作-
sumed 除非 这 txptyp 位 (reg
–
63, 位 7) 是 设置 至 甚至 parity
TSOC 96 输入 transmit utopia 开始 的 cell: assert tsoc 高 当 tdat[7:0] 包含 这 第一
字节 的 一个 atm cell. 如果 tsoc 是 asserted sooner 比 53 写 之后 这 previous soc,
一个 错误 情况 将 是 发生. 这个 输入 是 optional 之后 这 第一 tsoc 脉冲波.
TFCLK 84 输入 transmit utopia 时钟: 数据 转移 时钟. 数据 是 transferred 至 这 ax 在 这 rising
边缘 的 tfclk 当 twrenb 是 asserted (低).
TWRENB 85 输入 transmit utopia 数据 使能: 使能 这 tfclk 输入 为 数据 转移 至 这 ax. 这个
信号 是 起作用的 低.
: 点此下载
