CYP15G0401DXB
CYV15G0401DXB
文档 #: 38-02002 rev. *k 页 4 的 53
TXRATE
character-比率 时钟
位-比率 时钟
HML
TXCLKA
HML
HML
TXCLKB
TXCLKC
8
txcta[1:0]
txda[7:0]
TXOPA
输入
寄存器
8
txctb[1:0]
txdb[7:0]
TXOPB
输入
寄存器
8
txctc[1:0]
txdc[7:0]
TXOPC
输入
寄存器
TXPERA
TXPERB
2
2
2
TXPERC
HML
TXCLKD
8
txctd[1:0]
txdd[7:0]
TXOPD
输入
寄存器
11
TXPERD
阶段-排整齐
缓存区
阶段-排整齐
缓存区
阶段-排整齐
缓存区
阶段-排整齐
缓存区
SCSEL
11
11
12
Parity
审查
bist lfsr
8b/10b
12
11
Parity
审查
bist lfsr
8b/10b
12
12
Parity
审查
bist lfsr
8b/10b
12
11
Parity
审查
bist lfsr
8b/10b
12
11
Shifter
10
10
Shifter
Shifter
10
10
Shifter
OUTA1+
OUTA1–
OUTA2+
OUTA2–
TXLBA
OUTB1+
OUTB1–
OUTB2+
OUTB2–
TXLBB
OUTC1+
OUTC1–
OUTC2+
OUTC2–
TXLBC
OUTD1+
OUTD1–
OUTD2–
TXLBD
character-比率 时钟
SPDSEL
TXRST
txmode[1:0]
PARCTL
parity 控制
REFCLK+
REFCLK–
transmit pll
时钟 乘法器
Transmit
模式
TXCLKO+
TXCLKO–
TXCKSEL
2
transmit path 块 图解
BISTLE
OELE
= 内部的 信号
bist 使能
获得
输出
使能
4
8
获得
boe[7:0]
rbist[d:a]
OUTD2+