9
®
DAC813
图示 5. 电源 供应, 增益, 和 补偿 连接.
200
Ω
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
1k
Ω
V
输出
3M
Ω
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
1k
Ω
V
输出
–V
CC
10k 至
100k
双极 单极的
(2)
(1) 10µf tantalum 为
最佳的 安排好
效能.
(2) 单极的 补偿 是
不 需要 在 大多数
产品 和 能
含铅的 至 噪音 pickup.
(3) 便条 那 为 这
陶瓷的 包装
这 lid 是 连接
至 –v
Ω
Ω
++
0.01µf
0.01µf
+V
CC
CC
.
L
ref 输出
ref 在
CC
输出
CC
V
20v 范围
20v 范围
BPO
ACOM
V
V
+V
V
–V
WR
LDAC
重置
LMSB
D11
D10
D9
D8
D7
D6
D5
D4
D3
D2
D1
D0
DCOM
LLSB
(1)
0.01µf
(1)
0.01µf
0.01µf
L
ref 输出
ref 在
CC
输出
CC
V
20v 范围
20v 范围
BPO
ACOM
V
V
+V
V
–V
WR
LDAC
重置
LMSB
D11
D10
D9
D8
D7
D6
D5
D4
D3
D2
D1
D0
DCOM
LLSB
+V
CC
+V
CC
–V
CC
(3)
–V
CC
(3)
dac813 特性 独立的 数字的 和 相似物 电源 供应
returns 至 准许 最佳的 连接 为 低 噪音 和
高 速 效能. 它 是 推荐 那 两个都 ana-
log 一般 (acom, 管脚 5) 和 数字的 一般 (dcom,
管脚 16) 是 连接 直接地 至 一个 地面 平面 下面 这
包装. 如果 一个 地面 平面 是 不 使用, 连接 这 acom
和 dcom 管脚 一起 关闭 至 这 包装. 自从 这
涉及 要点 为 v
输出
和 v
ref 输出
是 这 acom 管脚, 它
是 也 重要的 至 连接 这 加载 直接地 至 这 acom
管脚. 谈及 至 图示 5.
这 改变 在 电流 在 这 相似物 一般 管脚 (acom,
管脚 5) 预定的 至 一个 输入 数据 文字 改变 从 000
十六进制
至
FFF
十六进制
是 仅有的 800
µ
一个.
输出 范围 连接
内部的 范围调整 电阻器 提供 在 这 dac813 将 是
连接 至 生产 双极 输出 电压 范围 的
±
10V
和
±
5v 或者 单极的 输出 电压 范围 的 0 至 +10v.
谈及 至 图示 6.
这 内部的 反馈 电阻器 (25k
Ω
) 和 这 双极 补偿
电阻 (24.9k
Ω
) 是 修整 至 一个 绝对 容忍 的
较少 比
±
2%. 因此, 一个 能 改变 这 范围 用
adding 一个 序列 电阻 在 各种各样的 反馈 电路 configu-
rations. 为 例子, 一个 600
Ω
电阻 在 序列 和 这 20v
范围 终端 能 是 使用 至 获得 一个 20.48v (
±
10.24v)
范围 (5mv lsb). 一个 7.98k
Ω
电阻 在 序列 和 这 10v
范围 连接 (20v 范围 在 并行的) 给 一个 16.384v
(
±
8.192v) 双极 范围 (4mv lsb). 增益 逐渐变化 将 是
影响 用 这 mismatch 的 这 温度 系数 的
这 外部 电阻 和 这 内部的 d/一个 电阻器.
产品
microcomputer 总线 接合
这 dac813 接口 逻辑 准许 容易 接口 至 微观的-
计算机 总线 结构. 这 控制 信号 是 获得 从
外部 设备 选择 逻辑 和 这 i/o 写 或者 记忆
写 (取决于 在之上 这 系统 设计) 信号 从 这
microcomputer.
这 获得 使能 线条 lmsb, llsb, 和 ldac 决定
这个 的 这 latches 是 选择. 它 是 容许的 至 使能
二 或者 更多 latches 同时发生地, 作 显示 在 一些 的 这
下列的 examples.
这 翻倍-缓冲 获得 准许 数据 至 是 承载 在 这
输入 latches 的 一些 dac813s 和 后来的 strobed 在 这
d/一个 获得 的 所有 d/作, 同时发生地 updating 所有 相似物
输出. 所有 这 接口 schemes 显示 在下 使用 一个 根基
地址 解码器. 如果 blocks 的 记忆 是 使用, 这 根基
地址 解码器 能 是 simplified 或者 eliminated altogether.
8-位 接口
这 控制 逻辑 的 dac813 准许 接合 至 正确的-
justified 数据 formats, illustrated 在 图示 7. 当 一个 12-位
d/一个 转换器 是 承载 从 一个 8-位 总线, 二 字节 的 数据
是 必需的. 图示 8 illustrates 一个 寻址 scheme 为
正确的-justified 数据. 这 根基 地址 是 解码 从 这
高-顺序 地址 位. a0 和 a1 地址 这 适合的
latches. 便条 那 调整 地址 是 使用. x10
十六进制
负载
这 8 lsbs 和 x01
十六进制
负载 这 4 msbs 和 simultane-
ously transfers 输入 获得 数据 至 这 d/一个 获得. 地址
X00
十六进制
和 x11
十六进制
是 不 使用.
: 点此下载
