ds1486/ds1486p
2 的 17
描述
这 ds1486 是 一个 nonvolatile 静态的 内存 和 一个 全部函数 real-时间 时钟(rtc), alarm, 看门狗
计时器, 和 间隔 计时器 这个 是所有 accessible 在 一个 bytewide format. 这 ds1486 包含 一个 lithium
活力 源 和 一个 quartz 结晶 这个 eliminate 这 需要 为 任何 外部 电路系统. 数据 包含
在里面 128k 用 8-位 记忆 和 这 timekeeping registers 能 是 读 或者 写 在 这 一样 manner 作
bytewide 静态的 内存. 这 timekeeping 寄存器 是 located 在 这 第一 14 字节 的 记忆 空间. 数据
是 maintained 在 这 ramified timekeeper 用 intelligent 控制 电路系统 这个 发现 这 状态 的 v
CC
和 写-保护 记忆 当 v
CC
是 输出 的 容忍. 这 lithium 活力 源 能 维持 数据 和
real 时间 为 在 10 年 在 这 absence 的 v
CC
. timekeeper 信息 包含 hundredths 的
秒, 秒, 分钟, 小时, day, date, month,和 年. 这 日期 在 这 终止 的 这 month 是
automatically 调整 为 months 和 较少 比 31 日, 包含 纠正 为 leap 年. 这
ramified timekeeper 运作 在也 24-小时 或者 12-小时 format和 一个 am/pm 指示信号. 这
看门狗 计时器 提供 alarm interrupts 和 间隔 定时 在 0.01 秒 和 99.99 秒.
这 real 时间 alarm 提供 为 preset 时间 的向上 至 一个 week. 中断 为 两个都 看门狗 和 rtc
将 运作 当 系统 是 powered 向下. 也 能 提供 系统 “wake-up” 信号.
包装
这 ds1486 是 有 在 二 包装: 32-管脚 dip 单元 和 34-管脚 powercap 单元. 这 32-管脚
插件 样式 单元 integrates 这 结晶, lithium 活力源, 和 硅 所有 在 一个 包装. 这 32-管脚
powercap 单元 板 是 设计 和 contacts 为 连接 至 一个 独立的 powercap
(ds90934pcx) 那 包含 这 结晶 和 电池. the 设计 准许 这 powercap 至 是 挂载 在
顶 的 这 ds1486p 之后 这 completion 的 这 表面 挂载 处理. 挂载 这 powercap 之后 这
表面 挂载 处理 阻止 损坏 至 这 crystal 和 电池 预定的 至 高 温度 必需的 为
焊盘 软熔焊接. 这 powercap 是 keyed 至 prevent 反转 嵌入. 这 powercap 单元 板 和
powercap 是 ordered separately 和 运输 在 separate containers. 这 part 号码 为 这 powercap
是 ds9034pcx.
运作 - 读 寄存器
这 ds1486 executes 一个 读 循环 whenever
我们
(写 使能) 是 inactive (高),
CE
(碎片 使能)
和
OE
(输出 使能) 是 起作用的 (低). 这 唯一的 address 指定 用 这地址 输入 (a0-a16)
定义 这个 的 这 寄存器 是 至 是 accessed. 有效的 数据 将 是 有 至 这 第八 数据 输出
驱动器 在里面 t
ACC
(进入 时间) 之后 这 last 地址 input 信号 是 稳固的, 供应 那
CE
和
OE
进入 时间 是 也 satisfied. 如果
OE
和
CE
进入 时间 是 不 satisfied, 然后 数据 进入 必须 是
量过的 从 这 latter occurring 信号 (
CE
或者
OE
) 和 这 限制的 参数 是 也 t
CO
为
CE
或者
t
OE
为
OE
相当 比 地址 进入.
运作 - 写 寄存器
这 ds1486 是 在 这 写 模式 whenever 这
我们
(写 使能) 和
CE
(碎片 使能) 信号 是 在
这 起作用的 (低) 状态 之后 这 地址 输入 是 稳固的. 这 latter occurring 下落 边缘 的
CE
或者
我们
将 决定 这 开始 的 这 写 循环. 这 写 循环 是 terminated 用 这 早期 rising 边缘 的
CE
或者
我们
. 所有 地址 输入 必须是 保持 有效的 全部地 这 写 循环.
我们
必须 返回 至 这 高 状态
为 一个 最小 恢复 状态 (t
WR
) 在之前 另一 循环 能 是 initiated. 数据 必须 是 有效的 在 这 数据
总线 和 sufficient 数据 设置-向上 (t
DS
) 和 数据 支撑 时间 (t
DH
) 和 遵守 至 这 早期 rising 边缘 的
CE
或者
我们
. 这
OE
控制 信号 应当 是 保持 inactive(高) 在 写 循环 至 避免 总线
contention. 不管怎样, 如果 这 输出 总线 有 被 使能 (
CE
和
OE
起作用的), 然后
我们
将 使不能运转 这
输出 在 t
ODW
从 它的 下落 边缘.
: 点此下载
