ds1553 64kb, nonvolatile, 年-2000-一致的 timekeeping 内存
3 的 19
图示 1. 块 图解
表格 1. 运行 模式
V
CC
ce oe 我们
dq0–dq7 模式 电源
V
IH
X X 高-z Deselect 备用物品
V
IL
x v
IL
D
在
写 起作用的
V
IL
V
IL
V
IH
D
输出
读 起作用的
V
CC
> v
PF
V
IL
V
IH
V
IH
高-z 读 起作用的
V
所以
< v
CC
<v
PF
x x x 高-z Deselect cmos 备用物品
<v
BAT
X X X 高-z 数据 保持 电池 电流
数据 读 模式
这 ds1553 是 在 读 模式 whenever
CE
(碎片 使能) 是 低 和
我们
(写 使能) 是 高. 这
设备 architecture 准许 波纹-通过 进入 至 任何有效的 地址 location. 有效的 数据 是 有 在
这 数据 输入/输出 (dq) 管脚 在里面 t
AA
之后 这 last 地址 输入是 稳固的, 提供 那
CE
和
OE
进入 时间 是 satisfied. 如果
CE
或者
OE
进入 时间 是 不 符合, 有效的 数据 是 有 在 这 latter 的
碎片-使能 进入 (t
CEA
) 或者 在 输出-使能 进入 时间 (t
OEA
). 这 状态 的 这 dq 管脚 是 控制 用
CE
和
OE
. 如果 这 输出 是 使活动 在之前 t
AA
, 这 数据 线条 是 驱动 至 一个 intermediate 状态 直到
t
AA
. 如果 这 地址 输入 是 changed 当
CE
和
OE
仍然是 有效的, 输出 data 仍然是 有效的 为
输出 数据 支撑 时间 (t
OH
) 但是 将 然后 go indeterminate 直到 这 next 地址 进入.
数据 写 模式
这 ds1553 是 在 写 模式 whenever
我们
和
CE
是 在 它们的 起作用的 状态. 这 开始 的 一个 写 是
关联 至 这 latter occurring 转变 的
我们
或者
CE
. 这 地址 必须 是使保持 有效的 全部地
这 循环.
CE
和
我们
必须 返回 inactive 为 一个 最小 的 t
WR
较早的 至 这 initiation 的 一个 subsequent
读 或者 写 循环. 数据 在 必须 是 有效的 t
DS
较早的 至 这 终止 的 这 写 和 仍然是 有效的 为 t
DH
afterward. 在 一个 典型 应用, 这
OE
信号 是 高 在 一个 写 循环. 不管怎样,
OE
能 是 起作用的
提供 那 小心 是 带去 和 这数据 总线 至 避免 总线 contention. 如果
OE
是 低 较早的 至
我们
: 点此下载
