首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:979900
 
资料名称:DS90CF364MTD
 
文件大小: 285K
   
说明
 
介绍:
+3.3V Programmable LVDS Transmitter 18-Bit Flat Panel Display (FPD) LinkΑ65 MHz, +3.3V LVDS Receiver 18-Bit Flat Panel Display (FPD) LinkΑ65 MHz
 
 


: 点此下载
  浏览型号DS90CF364MTD的Datasheet PDF文件第9页
9
浏览型号DS90CF364MTD的Datasheet PDF文件第10页
10
浏览型号DS90CF364MTD的Datasheet PDF文件第11页
11
浏览型号DS90CF364MTD的Datasheet PDF文件第12页
12

13
浏览型号DS90CF364MTD的Datasheet PDF文件第14页
14
浏览型号DS90CF364MTD的Datasheet PDF文件第15页
15
浏览型号DS90CF364MTD的Datasheet PDF文件第16页
16
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
交流 定时 图解
(持续)
DS90C363 管脚 描述 FPD Link 传输者
管脚 名字 i/o 非. 描述
TxIN I 21 TTL 水平的 输入. 这个 包含: 6 red, 6 绿色, 6 蓝, 3 控制 线条 fpline,
FPFRAME DRDY (也 涉及 hsync, vsync, 数据 使能).
TxOUT+ O 3 积极的 LVDS differentiaI 数据 输出.
TxOUT− O 3 负的 LVDS 差别的 数据 输出.
FPSHIFT I 1 TTL Ievel 时钟 输入. 下落 边缘 acts 数据 strobe. 管脚 名字 TxCLK 在.
r_fb I 1 可编程序的 strobe 选择.
RTxCLK OUT+ O 1 积极的 LVDS 差别的 时钟 输出.
TxCLK OUT− O 1 负的 LVDS 差别的 时钟 输出.
PWR DWN
I 1 TTL 水平的 输入. asserted (低 输入) 触发-states 输出, ensuring 电流
电源 向下.
V
CC
I 3 电源 供应 管脚 TTL 输入.
I 4 地面 管脚 TTL 输入.
PLL V
CC
I 1 电源 供应 管脚 pll.
PLL I 2 地面 管脚 pll.
LVDS V
CC
I 1 电源 供应 管脚 LVDS 输出.
LVDS I 3 地面 管脚 LVDS 输出.
ds012886-11
C 建制 支撑 时间 (内部的 数据 抽样 window) 定义 Rspos (接受者 输入 strobe 位置) 最小值 最大值
Tppos 传输者 输出 脉冲波 位置 (最小值 最大值)
RSKM = 缆索 Skew (类型, 长度) + 时钟 Jitter (循环 循环) (便条 10) + ISI (inter-标识 干扰) (便条 11)
缆索 Skew 典型地 10 ps–40 ps foot, 媒介 依赖
便条 10:
循环-至-循环 jitter 较少 250 ps 65 mhz.
便条 11:
ISI 依赖 interconnect 长度; 零.
图示 19. 接受者 LVDS 输入 Skew 余裕
www.国家的.com13
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com