dsp56311 设备 errata 为 掩饰 1k34a, rev. 5
2 freescale 半导体
必备资料 errata
必备资料 errata
ED1
描述 (修订 11/9/98):
xy 记忆 数据 move 做 不 工作 合适的 下面 一个 的 这 下列的 二
situations:
1.
这 x-记忆 move destination 是内部的 i/o 和 这 y-记忆
move 源 是 一个 寄存器 使用 作destination 在 这previous 调整
move 从 非 y-记忆
2.
这 y-记忆 move destination 是 一个 register 使用 作 源 在 这 next
调整 move 至 非 y-记忆.
here 是 examples 的 这 二 具体情况 (在哪里 x:(r1) 是 一个 附带的):
例子 1:
move #$12,y0
move x0,x:(r7) y0,y:(r3) (当 x:(r7) 是 一个 peripheral).
例子 2:
mac x1,y0,一个 x1,x:(r1)+ y:(r6)+,y0
move y0,y1
任何 的 这 下列的 alternatives 能 是 使用:
1.
独立的 这些 二 consecutive moves 用 任何 其它 操作指南.
2.
分割 xy 数据 move 至 二 moves.
pertains 至:
dsp56300 家族 手工的, 部分 b-5 “peripheral pipeline
restrictions.
1K34A
ED3
描述 (增加 在之前 2/18/1996):
BL管脚 timings t198 和 t199 在 这 数据 薄板 是 changed, improving 这
arbitration latency: t198 是 5ns (最大值), t199 是 0 ns (最小值).
pertains 至
: 数据 薄板, 同步的 timings (sram) 表格, 表格 2-17.
1K34A
ED7
描述 (增加 1/27/98):
当 activity 是 passed 从 一个 dma 频道 至 另一 和 这 dma 接口
accesses 外部 记忆 (这个 需要 一个 或者 更多 wait states), 这 dact 和
dch 状态 位 在 这 dma 状态 寄存器 (dstr) 将 表明 improper activity
状态 为 dma 频道 0 (dact
=1 和 dch[2:0]=000).
workaround: 毫无.
这个 是 不 一个 bug, 但是一个 规格 更新.
1K34A
: 点此下载
