12 g-link 技术
dec. 2003 (rev. 2.4)
写
之后 t
RCD
从 这 bank 触发, 一个 写 command 能 是
issued. 1st 输入 数据 是 设置 在 这 一样 循环 作 这 写. 下列-
ing (bl-1) 数据 是 写 在 这 内存, 当 这 burst 长度 是
bl. 这 开始 地址 是 指定 用 a[7:0], 和 这 地址
sequence 的 burst 数据 是 定义 用 这 burst 类型. 一个 写 com-
mand 将 是 应用 至 任何 起作用的 bank, 所以 这 行 precharge 时间
(t
RP
) 能 是 hidden behind 持续的 输入 数据 (在 情况 的 bl = 4)
用 interleaving 这 双 banks. 从 这 last 输入 数据 至 这 前
command, 这 写 恢复 时间 (t
RDL
) 是 必需的. 当 a[10]
是 高 在 一个 写 command, 这 自动-precharge (writea) 是
执行. 任何 command (读, 写, 前, act) 至 这
一样 bank 是 inhibited till 这 内部的 precharge 是 完全. 这
内部的 precharge begins 在 t
WR
之后 这 last 输入 数据 循环. 这
next act command 能 是 issued 之后 t
RP
从 这 内部的 前-
承担 定时.
CLK
图示 7. 双 bank interleaving 写 (bl=4)
Command
a[9:0]
A[10]
BA
DQ
t
RCD
t
RCD
burst 长度
t
RDL
(1
Da2Da1Da0 Da3
ACT 写 ACT 前写
Xa Y Xb Y
Xa 0 Xb 00
0 0 1 01
Db1Db0 Db3Db2
CLK
图示 8. 写 和 自动-precharge (bl=4)
Command
a[9:0]
A[10]
BA
内部的 precharge begins
DQ
t
RCD
t
RP
t
RDL
Da2Da1Da0 Da3
ACT 写 ACT
Xa Y Xa
Xa 1 Xa
0 0 0
: 点此下载
