73K222AL
v.22, v.21, bell 212a, 103
单独的-碎片
4
管脚 描述
电源
名字 28-管脚 类型 描述
地 28 I 系统 地面.
VDD 15 I
电源 供应 输入, 5v ±10%. 绕过 和 0.1 和 22 µf 电容 至
地.
VREF 26 O 一个 内部 发生 涉及 电压. 绕过 和0.1 µf
电容 至 地面.
ISET 24 I 碎片 电流 涉及. sets 偏差 电流 为 运算-放大器. 这 碎片
电流 是 设置 用 连接 这个 管脚 至 vdd 通过 一个2 m
Ω
电阻.
iset 应当 是 绕过 至 地 和 一个 0.1 µf 电容.
并行的 微处理器 接口
ALE 12 I 地址获得 使能. 这 下落 边缘 的 ale latches 这 地址 在
ad0-ad2 和 这 碎片 选择 在
CS
.
ad0-ad7 4-11 i/o 地址/数据 总线. 这些 双向的 触发-状态 多路复用 线条 carry
信息 至 和 从 这 内部的 寄存器.
CS
20 I 碎片 选择. 一个 低 在 这个 管脚 在 这 下落 边缘 的 ale 准许 一个
读 循环 或者 一个 写 循环 至 出现. ad0-ad7 将 不 是 驱动 和 非
寄存器 将 是 写 如果
CS
(latched) 是 不 起作用的. 这 状态 的
CS
是
latched 在 这 下落 边缘 的 ale.
CLK 1 O 输出 时钟. 这个 管脚 是 可选择的 下面 处理器 控制 至 是 也
这 结晶 频率 (为 使用 作 一个 处理器 时钟) 或者 16 x 这 数据
比率 为 使用 作 一个 波特 比率 时钟 在 dpsk 模式 仅有的. 这 管脚 defaults
至 这 结晶 频率 在 重置.
INT
17 O 中断. 这个 打开 流 输出 信号 是 使用 至 inform 这 处理器
那 一个 发现 标记 有 occurred. 这 处理器 必须 然后 读 这
发现 寄存器 至 决定 这个 发现 triggered 这 中断.
INT
将 停留 低 直到 这 处理器 读 这 发现 寄存器 或者 做 一个 全部
重置.
RD
14 I 读. 一个 低 requests 一个 读 的 这 73k222al 内部的 寄存器. 数据
不能 是 输出 除非 两个都
RD
和 这 latched
CS
是 起作用的 或者 低.
重置 25 I 重置. 一个 起作用的 高 信号 在 这个 管脚 将 放 这 碎片 在 一个 inactive
状态. 所有 控制 寄存器 位 (cr0, cr1, 声调) 将 是 reset. 这
输出 的 这 clk 管脚 将 是 设置 至 这 结晶 频率. 一个 内部的
拉 向下 电阻 准许 电源 在 重置 使用 一个 电容 至 vdd.
: 点此下载
