8
µ
pd78c10a,78c11a,78c12a
µ
pd78c11a 和 78c12a sets mode0 管脚 至 “0” (低 水平的), 和 mode1 管脚 至 “1” (高
水平的
*
)
µ
pd78c10a 准许 你 至 设置 mode0, mode1 管脚 至 选择 4k, 16k, 或者 64k 字节 为 这
大小 的 这 记忆 这个 是 安装 externally.
MODE0 MODE1 外部 记忆
0 0 4k 字节
1 0 16k 字节
1 1 64k 字节
也, 当 各自 的 mode0 和 mode1 管脚 是 设置 至 “1”
*
, 它 是 同步 至 ale 至 输出
一个 控制 信号.
1.1 列表 的 管脚 函数 (2/2)
函数
管脚 名字
i/o
输入-输出
MODE0
MODE1
(模式)
输入
控制 信号 输入 管脚 在 硬件 停止 模式. 这 振动 stops 当 一个 时钟 是
有提供的 从 外部.
8 管脚 的 相似物 输入 至 一个/d 转换器. an7 至 an4 能 是 使用 作 边缘 发现 (下落
边缘) 输入.
*
拉-向上. 拉-向上 resister r 是 4 [k
Ω
]
≤
R
≤
0.4 t
CYC
[k
Ω
] (t
CYC
是 ns 单位).
Remarks
这
µ
pd78c11a 和
µ
pd78c12a 是 拉-向上 电阻 incorporation specifiable 用 掩饰 选项 在 端口
一个, b 和 c.
NMI
(非-maskable
中断)
INT1
(中断
要求)
输入 非-maskable 中断 输入 管脚 的 这 边缘 触发 (下落 边缘)
一个 maskable 中断 输入 管脚 的 这 边缘 触发 (rising 边缘). 也, 它 能 是 使用 作 一个
零-交叉 发现 管脚 为 交流 输入.
输入
an7 至 an0
(相似物 输入)
V
AREF
(涉及
电压)
输入
一个 一般 管脚 serving 两个都 作 一个 标准 电压 输入 管脚 为 一个/d 转换器 和 作 一个
控制 管脚 为 一个/d 转换器 运作.
AV
DD
(相似物 v
DD
)
电源 供应 管脚 为 一个/d 转换器.
AV
SS
(相似物 v
SS
)
地 管脚 为 一个/d 转换器.
x1, x2
(结晶)
重置
(重置)
停止
(停止)
V
DD
V
SS
结晶 连接 管脚 为 系统 时钟 振动. x1 应当 是 输入 当 一个 时钟 是
有提供的 从 外部. 输入 这 时钟 的 这 反转 阶段 的 x1 至 x2.
输入 低-水平的 起作用的 系统 重置 输入.
积极的 电源 供应 管脚.
地 管脚.
★
: 点此下载
