HV2601FG-G_集成电路资料查询网

6
NR101705
HV2601
真实 表格
输入 数据
输出 转变
获得
使能
时钟
注释:
1. th 16 switches 运作 independently.
2. 串行 数据 是 clocked 在 在 这 l 至 h 转变 的 这 clk.
3. 所有 16 switches go 至 一个 状态 retaining 它们的 latched 情况 在 这 rising 边缘 的 le. 当 le 是 低 这 变换 寄存器 数据 ﬂ ow 通过 这 获得.
4. d
输出
是 高 当 数据 在 这 寄存器 15 是 高.
5. 变换 寄存器 clocking 有 非 效应 在 这 转变 states 如果 le 是 高.
6. 这 cl clear 输入 overrides 所有 其它 输入.
逻辑 定时 波形
数据
在
LE
时钟
数据
输出
止
在
输出
(典型值)
V
50% 50%
50%50%
t
WLE
t
SD
t
SU
t
h
50%
50%
t
止
50%
t
做
t
在
t
WCL
CLR
D
N–1
D
N
D
N+1
50%50%
90%
10%

标　题:
内　容:
用户名:

手机号:	(*未登录用户需填写手机号,手机号不公开,可用于网站积分.)

本平台电子爱好着纯手工中文简译:	截至2020/5/17日,支持英文词汇500个

6 NR101705 HV2601 真实表格输入数据输出转变获得使能时钟注释: 1. th 16 switches 运作 independently. 2. 串行数据是 clocked 在在这 l 至 h 转变的这 clk. 3. 所有 16 switches go 至一个状态 retaining 它们的 latched 情况在这 rising 边缘的 le. 当 le 是低这变换寄存器数据 ﬂ ow 通过这获得. 4. d 输出是高当数据在这寄存器 15 是高. 5. 变换寄存器 clocking 有非效应在这转变 states 如果 le 是高. 6. 这 cl clear 输入 overrides 所有其它输入. 逻辑定时波形数据在 LE 时钟数据输出止在输出 (典型值) V 50% 50% 50%50% t WLE t SD t SU t h 50% 50% t 止 50% t 做 t 在 t WCL CLR D N–1 D N D N+1 50%50% 90% 10%

	电话：13410210660 QQ : 84325569
	联系方式： E-mail:CaiZH01@163.com