一般 描述 特性
ics9112-06/07
块 图解
低 skew 输出 缓存区
9112-06
9112-
07 rev h 1/22/99
管脚 配置
16 管脚 soic
• 零 输入 - 输出 延迟
• 频率 范围 25 - 75 mhz (3.3v), 30-90mhz (5.0v)
• 较少 比 200 ps jitter 在 输出
• skew 控制 输出
• skew 较少 比 250 ps 在 输出
• 有 在 8 或者 16 管脚 版本, 150 mil soic 包装
• 3.3v ±10%, 5.0v±10% 运作
这
ICS9112
是 一个 高 效能, 低 skew, 低 jitter 时钟
驱动器. 它 使用 一个 阶段 锁 循环 (pll) 技术 至 排整齐, 在
两个都 阶段 和 频率, 这 ref 输入 和 这 clkout
信号. 它 是 设计 至 distribute 高 速 clocks 在 pc
系统 运行 在 speeds 从 25 至
75 mhz (30 至 90mhz 为 5v 运作).
ICS9112
是 一个 零 延迟 缓存区 那 提供 同步
在 这 输入 和 输出. 这 同步 是
established 通过 clkout 喂养 后面的 至 这 输入 的 这 pll.
自从 这 skew 在 这 输入 和 输出 是 较少 比 +/-
350 ps, 这 部分 acts 作 一个 零 延迟 缓存区.
这
ICS9112
comes 在 和 二 不同的 选项; dash 06
和 dash 07. 这 dash 07 是 有 在 一个 16 管脚 150 mil soic
包装. 它 有 二 banks 的 四 输出 控制 用 二
地址 线条. 取决于 在 这 选择 地址 线条, bank b
或者 两个都 banks 能 是 放 在 一个 触发-状态 模式. 在 这个 模式, 这
pll 是 安静的 运动 和 仅有的 这 输出 缓存区 是 放 在 一个
高 阻抗 模式. 这 测试 模式 shuts 止 这 pll 和
connects 这 输入 直接地 至 这 输出 缓存区 (看 表格
在下 为 符合实际).
这 dash 06 是 一个 第八 管脚 150 mil soic 包装. 它 有 five
输出 clocks. 在 这 absence 的 ref 输入, 两个都
ics9112-06
和
-07
将 是 在 这 电源 向下 模式. 在 这个 模式, 这
pll 是 转变 止 和 这 输出 缓存区 是 牵引的 低. 电源
向下 模式 提供 这 最低 电源 消耗量 为 一个
备用物品 情况.
8 管脚 soic
2SF1SF
AKLC
)4,1(
BKLC
)4,1(
TUOKLC
tuptuO
ecruoS
LLP
nwodtuhS
00 etatsirTetatsirTnevirDLLPN
01 nevirDetatsirTnevirDLLPN
10
tseT
edoM
tseT
edoM
tseT
edoM
FERY
11 nevirDnevirDnevirDLLPN
符合实际 (-07)
ics reserves 这 正确的 至 制造 改变 在 这 设备 数据 identified 在 这个 发行
没有 更远 注意. ics advises 它的 客户 至 获得 这 最新的 版本 的 所有 设备
数据 至 核实 那 任何 信息 正在 relied 在之上 用 这 客户 是 电流 和 精确.
: 点此下载
