ics9159-05
符合实际
假设 14.318 mhz 输入, 所有 发生率
在 mhz. 14 mhz=14.318 mhz
注释:
1. 000 模式 powers-向下 这 pll sections 和 forces 这 输出 低. 至 确保 glitch-自由 开始 和
停止 的 这 cpu 和 总线 clocks, enter 000 从 001 和 exit 000 通过 001.
2. 选择 是 fs0, fs1 = 00, 01, 10, 11.
3. f 是 这 值 的 cpu, ecpu &放大; 总线. f 值 是 66.6, 60, 50 或者 33.3 作 选择 用 fs(0:1).
注释:
1. 在哪里 f 是 频率 选择 用 fs (0:1)
2. f 值 是 66.6, 60, 50 或者 33.3.
STOP# BSEL# DOZE# FS0 FS1
cpu (0:2)
(mhz)
ECPU
(mhz)
总线
(0:5)
(mhz)
FIXED
(mhz)
1
1
1
1
0
0
0
0
0
1
0
1
1
0
0
1
1
1
0
0
1
1
0
0
X
X
X
X
选择
X
X
X
X
X
X
X
选择
X
X
X
F
F
f/2
f/2
停止
停止
低
Tristate
F
F
f/2
f/2
Run
停止
低
Tristate
F
F
f/4
f/2
Run
停止
低
Tristate
24, 12, 14
24, 12, 14
24, 12, 14
24, 12, 14
24, 12, 14
24, 12, 14
l, l, 14
Tristate
STOP# BSEL# DOZE# FS0 FS1
cpu (0:2)
(mhz)
ECPU
(mhz)
总线
(0:5)
(mhz)
FIXED
(mhz)
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
0
0
1
0
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
1
1
1
0
0
1
1
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
1
0
1
1
0
1
0
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
选择
2
选择
2
选择
2
X
X
X
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
选择
2
选择
2
选择
2
X
X
X
66.6
60
50
33.3
66.6
60
50
33.3
33.3
30
25
16.7
33.3
30
25
16.7
F
3
f/2
停止
停止
低
Tristate
66.6
60
50
33.3
66.6
60
50
33.3
33.3
30
25
16.7
33.3
30
25
16.7
F
3
f/2
Run
停止
低
Tristate
33.3
30
25
16.7
66.6
60
50
33.3
16.7
15
12.5
8.3
33.3
30
25
16.7
F
3
f/2
Run
停止
低
Tristate
24, 12, 14
24, 12, 14
24, 12, 14
24, 12, 14
24, 12, 14
24, 12, 14
24, 12, 14
24, 12, 14
24, 12, 14
24, 12, 14
24, 12, 14
24, 12, 14
24, 12, 14
24, 12, 14
24, 12, 14
24, 12, 14
24, 12, 14
24, 12, 14
24, 12, 14
l, l, 14
l, l, 14
Tristate
: 点此下载
