12月 1990 2
飞利浦 半导体 产品 规格
presettable 同步的 4-位 二进制的
计数器; 同步的 重置
74hc/hct163
特性
•
同步的 counting 和 加载
•
二 计数 使能 输入 为 n-位 cascading
•
积极的-边缘 triggered 时钟
•
同步的 重置
•
输出 能力: 标准
•
I
CC
类别: msi
一般 描述
这 74hc/hct163 是 高-速 si-门 cmos 设备
和 是 管脚 兼容 和 低 电源 肖特基 ttl
(lsttl). 它们 是 指定 在 遵从 和 电子元件工业联合会
标准 非. 7a.
这 74hc/hct163 是 同步的 presettable 二进制的
counters 这个 特性 一个 内部的 看-ahead carry 和
能 是 使用 为 高-速 counting.
同步的 运作 是 提供 用 having 所有 flip-flops
clocked 同时发生地 在 这 积极的-going 边缘 的 这
时钟 (cp).
这 输出 (q
0
至 q
3
) 的 这 counters 将 是 preset 至 一个
高 或者 低 水平的. 一个 低 水平的 在 这 并行的 使能
输入 (pe) 使不能运转 这 counting action 和 导致 这
数据 在 这 数据 输入 (d
0
至 d
3
) 至 是 承载 在 这
计数器 在 这 积极的-going 边缘 的 这 时钟 (供应
那 这 设置-向上 和 支撑 时间 (所需的)东西 为 pe 是 符合).
preset takes 放置 regardless 的 这 水平 在 计数 使能
输入 (cep 和 cet).
为 这 “163” 这 clear 函数 是 同步的.
一个 低 水平的 在 这 主控 重置 输入 (mr) sets 所有 四
输出 的 这 flip-flops (q
0
至 q
3
) 至 低 水平的 之后 这
next 积极的-going 转变 在 这 时钟 (cp) 输入
(提供 那 这 设置-向上 和 支撑 时间 (所需的)东西 为
mr 是 符合). 这个 action occurs regardless 的 这 水平 在
pe, cet 和 cep 输入.
这个 同步的 重置 特性 使能 这 设计者 至
modify 这 最大 计数 和 仅有的 一个 外部 与非
门.
这 看-ahead carry 使简化 串行 cascading 的 这
counters. 两个都 计数 使能 输入 (cep 和 cet) 必须
是 高 至 计数. 这 cet 输入 是 喂养 向前 至 使能
这 终端 计数 输出 (tc). 这 tc 输出 因此
使能 将 生产 一个 高 输出 脉冲波 的 一个 持续时间
大概 equal 至 一个 高 水平的 输出 的 q
0
. 这个
脉冲波 能 是 使用 至 使能 这 next 倾泻 平台.
这 最大 时钟 频率 为 这 倾泻 counters
是 决定 用 这 cp 至 tc 传播 延迟 和 cep
至 cp 设置-向上 时间, 符合 至 这 下列的 formula:
f
最大值
1
t
P 最大值
()
(cptotc) t
SU
(cep 至 cp)
+
-------------------------------------------------------------------------------------------------
=
快 涉及 数据
地 = 0 v; t
amb
=25
°
c; t
r
=t
f
=6ns
标识 参数 情况
典型
单位
HC HCT
t
PHL
/ t
PLH
传播 延迟
cp 至 q
n
cp 至 tc
cet 至 tc
C
L
=15pf;
V
CC
=5V 17
21
11
20
25
14
ns
ns
ns
f
最大值
最大 时钟 频率 51 50 MHz
C
I
输入 电容 3.5 3.5 pF
C
PD
电源 消耗
电容 每 包装
注释 1 和 2 33 35 pF
注释
1. C
PD
是 使用 至 决定 这
动态 电源 消耗
(p
D
在
µ
w):
P
D
=C
PD
×
V
CC
2
×
f
i
+
∑
(c
L
×
V
CC
2
×
f
o
)
在哪里:
f
i
= 输入 频率 在 mhz
f
o
= 输出 频率 在 mhz
∑
(c
L
×
V
CC
2
×
f
o
) = 总 的
输出
C
L
= 输出 加载 电容 在
pF
V
CC
= 供应 电压 在 v
2. 为 hc 这 情况 是
V
I
= 地 至 v
CC
为 hct 这 情况 是
V
I
= 地 至 v
CC
−
1.5 V
: 点此下载
