9397 750 13804 © koninklijke 飞利浦 electronics n.v. 2004. 所有 权利 保留.
产品 数据 薄板 rev. 03 — 11 十一月 2004 3 的 19
飞利浦 半导体
74HC137
3-至-8 线条 解码器, demultiplexer 和 地址 latches; 反相的
5. 函数的 图解
图 1. 函数的 图解
图 2. 逻辑 标识 图 3. iec 逻辑 标识
001aab881
Y0
Y1
Y2
3 至 8
解码器
输入
LATCHES
Y3
Y4
Y5
Y6
Y7
7
9
10
11
12
13
14
15
A0
A1
E1
E2
A2
LE
4
3
5
6
2
1
001aab879
Y0
Y1
Y2
3 至 8
解码器
输入
LATCHES
Y3
Y4
Y5
Y6
Y7
7
9
10
11
12
13
14
15
A0
A1
E1
E2
5
6
A2
LE
4
3
2
1
001aab880
0
1
2
3
4
5
6
7
7
9
10
11
12
13
14
15
C8
8d,1
8d,2
x/y
EN
&放大;
2
8d,4
3
5
6
1
4
0
1
2
3
4
5
6
7
7
9
10
11
12
13
14
15
C8
0
8d,g
0
7
DX
&放大;
2
2
3
5
6
1
4