整体的 硅 解决方案, 公司 — www.issi.com —
1-800-379-4774
7
rev. c
01/24/05
ISSI
®
IS62C1024AL
IS65C1024AL
写 循环 非. 2 (
CE1CE1
CE1CE1
CE1
, ce2 控制)
(1,2)
注释:
1. 这 内部的 写 时间 是 定义 用 这 overlap 的
CE1
低, ce2 高 和
我们
低. 所有 信号 必须 是 在 有效的 states 至
initiate 一个 写, 但是 任何 一个 能 go inactive 至 terminate 这 写. 这 数据 输入 建制 和 支撑 定时 是 关联 至 the
rising 或者 下落 边缘 的 这 信号 那 terminates 这 写.
2. i/o 将 假设 这 高-z 状态 如果
OE
= v
IH
.
交流 波形
写 循环 非. 1 (
WEWE
WEWE
我们
控制)
(1,2)
数据-在 有效的
数据 未阐明的
t
WC
t
SCE1
t
SCE2
t
AW
t
HA
t
PWE
(4)
t
HZWE
高-z
t
LZWE
t
SA
t
SD
t
HD
地址
CE1
CE2
我们
DOUT
DIN
高-z
数据 未阐明的
数据-在 有效的
t
WC
t
SCE1
t
SA
t
HA
t
SCE2
t
PWE
(4)
t
AW
t
HZWE
t
SD
t
HD
t
LZWE
地址
DIN
CE1
CE2
我们
DOUT
: 点此下载
