LC86E7248
非.6749-12/19
比率
参数 标识 管脚 情况
vdd[v] 最小值 典型值 最大值
单位
VODLS s0 至 s47 •deference 电压
至 完美的 值
•vlcd, 2/3vlcd,
1/3vlcd
4.5-6.0 0 ±0.2lcd 输出
规章制度
VODLC com0 至 com3 •deference 电压
至 完美的 值
•vlcd, 2/3vlcd,
1/2vlcd, 1/3vlcd
4.5-6.0 0 ±0.2
V
rlcd(1) 阻抗 在 一个
ladder 电阻
4.5-6.0 60 lcd ladder
电阻
rlcd(2) •resistance 在 一个
ladder 电阻
•1/2r 模式
4.5-6.0 30
拉-向上 mos
tr. 电阻
Rpu •ports 0, 1, 3
•ports 一个,b,c,d,e,f
•ports 70, 71, 72, 73
voh=0.9vdd 4.5-6.0 15 40 70
k
Ω
Hysteresis
电压
vhis •port 1
•ports 70, 71, 72, 73
•
RES
输出 使不能运转 4.5-6.0 0.1vdd V
管脚 电容 CP 所有 管脚 •f=1MHz
•Unmeasurement
terminals 为 这
输入 是 设置 至
vss 水平的.
•Ta=25
°
C
4.5-6.0 10 pF
4. 串行 输入 / 输出 特性 在 ta=+10
°
c 至 +40
°
c, vss=vss1=vss2=vss3=0v
比率
参数 标识 管脚 情况
vdd[v] 最小值 典型值 最大值
单位
循环 tckcy(1) 2
低 水平的
脉冲波 宽度
tckl(1) 1
输入 时钟
高 水平的
脉冲波 宽度
tckh(1)
sck0,
SCK1
谈及 至 图示 5. 4.5-6.0
1
循环 tckcy(2) 2
低 水平的
脉冲波 宽度
tckl(2) 1/2
tCKCY
串行 时钟
输出 时钟
高 水平的
脉冲波 宽度
tckh(2)
sck0,
SCK1
•use 拉-向上
电阻 (1k
Ω
)
当 打开 流
输出.
•refer 至 图示 5.
4.5-6.0
1/2
tCKCY
tCYC
数据 设置 向上 时间
tick 4.5-6.0 0.1
串行 输入
数据 支撑 时间
tCKI
•si0,si1
•sb0,sb1
•data 设置-向上 至
sck0, 1
•data 支撑 从
sck0, 1
•refer 至 图示 5.
4.5-6.0 0.1
输出 延迟 时间
(串行 时钟 是
外部 时钟)
tcko(1) 4.5-6.0 7/12tcyc
+0.2
串行 输出
输出 延迟 时间
(串行 时钟 是
内部的 时钟)
tcko(2)
•so0, so1
•sb0, sb1
•use 拉-向上
电阻 (1k
Ω
)
当 打开 流
输出.
•data 支撑 从
sck0, 1
•refer 至 图示 5.
4.5-6.0 1/3tcyc
+0.2
µ
s
: 点此下载
