PLL1705
PLL1706
sles046a – 8月 2002 – 修订 九月 2002
3.3-v 双 pll multiclock发生器
特性
27-mhz 主控 时钟 输入
发生 音频的 系统 时钟:
– scko0: 768 f
S
(f
S
= 44.1 khz)
– scko1: 384 f
S
, 768 f
S
(f
S
= 44.1 khz)
– scko2: 256 f
S
(f
S
= 32, 44.1, 48, 64, 88.2,
96 khz)
– scko3: 384 f
S
(f
S
= 32, 44.1, 48, 64, 88.2,
96 khz)
零 ppm 错误 输出 clocks
低 时钟 jitter: 50 ps (典型)
多样的 抽样 发生率:
– f
S
= 32, 44.1, 48, 64, 88.2, 96 khz
3.3-v 单独的 电源 供应
pll1705: 并行的 控制
pll1706: 串行 控制
包装: 20-管脚 ssop (150 mil), lead-free
产品
产品
dvd 播放机
dvd 增加-在 cards 为 多媒体 pcs
数字的 hdtv 系统
设置-顶 boxes
描述
这 pll1705
†
和 pll1706
†
是 低 费用, 阶段-锁
循环 (pll) multiclock 发生器. 这 pll1705 和
pll1706 能 发生 四 系统 clocks 从 一个 27-mhz
涉及 输入 频率. 这 时钟 输出 的 这
pll1705 能 是 控制 用 抽样 频率-控制
管脚 和 那些 的 这 pll1706 能 是 控制 通过
串行-模式 控制 管脚. 这 设备 给 客户 两个都
费用 和 空间 savings 用 eliminating 外部
组件 和 使能 客户 至 达到 这 非常
低-jitter 效能 需要 为 高 效能 音频的
dacs 和/或者 adcs. 这 pll1705 和 pll1706 是 完美的
为 mpeg-2 产品 这个 使用 一个 27-mhz 主控
时钟 此类 作 dvd 播放机, dvd 增加-在 cards 为
多媒体 pcs, 数字的 hdtv 系统, 和 设置-顶
boxes.
函数的 块 图解
模式 控制 接口
( ): pll1706
XT1
(ml)
SR
(mc)
FS2
(md)
FS1 CSEL
PLL2
PLL1OSC
XT2
MCKO1 MCKO2 SCKO0
分隔物 分隔物 分隔物
SCKO1
SCKO2
SCKO3
重置
电源 供应
V
CC
AGND V
DD
1–3 DGND1–3
请 是 知道 那 一个 重要的 注意 涉及 有效性, 标准 保用单, 和 使用 在 核心的 产品 的 德州 Instruments
半导体 产品 和 免责声明 附之 呈现 在 这 终止 的 这个 数据 薄板.
版权
2002, 德州 器械 组成公司的
生产数据 信息 是 电流 作 的 发行 日期. 产品
遵从 至 规格 每 这 条款 的 德州 器械 标准 保用单.
生产 处理 做 不 必然地 包含 测试 的 所有 参数.
†
这 pll1705 和 pll1706 使用 这 一样 消逝 和 它们 是 用电气 完全同样的 除了 为 模式 控制.