S82433LX_集成电路资料查询网

12月 1995 顺序 Number 290478-004
82433LX82433NX
LOCAL 总线 ACCELERATOR (lbx)
Y
支持 这 全部 64-位 Pentium

处理器 数据 总线 在 发生率 向上
至 66 MHz (82433lx 和 82433nx)
Y
驱动 33V 信号 水平 在 这 CPU
数据 和 地址 Buses (82433nx)
Y
提供 一个 64-位 接口 至 DRAM
和 一个 32-位 接口 至 PCI
Y
Five 整体的 写 Posting 和 读
Prefetch 缓存区 增加 CPU 和 PCI
效能
 cpu-至-记忆 Posted 写 缓存区
4 Qwords 深的
 pci-至-记忆 Posted 写 缓存区
二 Buffers 4 Dwords 各自
 pci-至-记忆 读 Prefetch 缓存区
4 Qwords 深的
 cpu-至-pci Posted 写 缓存区
4 Dwords 深的
 cpu-至-pci 读 Prefetch 缓存区
4 Dwords 深的
Y
cpu-至-记忆 和 cpu-至-pci 写
Posting 缓存区 Accelerate 写
效能
Y
双-端口 Architecture 准许
Concurrent 行动 在 这 Host 和
PCI Buses
Y
运作 Synchronously 至 这 CPU
和 PCI Clocks
Y
支持 Burst 读 和 写 的
记忆 从 这 Host 和 PCI Buses
Y
Sequential CPU 写 至 PCI
转变 至 零 wait-状态 PCI
Bursts 和 Optional TRDY

连接
Y
字节 Parity 支持 为 这 Host 和
记忆 Buses
 Optional Parity 一代 为 Host
至 记忆 Transfers
 Optional Parity Checking 为 这
Secondary Cache
 Parity Checking 为 Host 和 PCI
记忆 读
 Parity 一代 为 PCI 至 记忆
写
Y
160-管脚 QFP 包装
二 82433LX 或者 82433NX Local 总线 Accelerator (lbx) 组件 提供 一个 64-位 数据 path 在 这
host CPUCache 和 主要的 memory 一个 32-位 数据 path 在 这 host CPU 总线 和 PCI Local Bus 和 一个
32-位 数据 path 在 这 PCI Local 总线 和 主要的 memory 这 双-端口 architecture 准许 concurrent
行动 在 这 host 和 PCI Buses 这 LBXs 包含 三 写 posting 缓存区 和 二 读 prefetch
缓存区 至 增加 CPU 和 PCI performance 这 LBX 支持 字节 parity 为 这 host 和 主要的 记忆
buses 这 82433NX 是 将 至 是 使用 和 这 82434NX PCICacheMemory 控制 (pcmc) 这
82433LX 是 将 至 是 使用 和 这 82434LX PCMC 在 总线 行动 在 这 host 主要的
记忆 和 PCI 这 PCMC commands 这 LBXs 至 执行 功能 此类 作 闭锁 地址 和 data
merging data 和 enabling 输出 buffers Together 这些 三 组件 表格 一个 ‘‘Host Bridge’’ 那
提供 一个 全部 函数 双-端口 数据 path interface linking 这 host CPU 和 PCI 总线 至 主要的 memory
这个 文档 describes 两个都 这 82433LX 和 82433NX Shaded areas 像 这个 one describe 这
82433NX 行动 那 differ 从 这 82433LX

标　题:
内　容:
用户名:

手机号:	(*未登录用户需填写手机号,手机号不公开,可用于网站积分.)

本平台电子爱好着纯手工中文简译:	截至2020/5/17日,支持英文词汇500个

12月 1995 顺序 Number 290478-004 82433LX82433NX LOCAL 总线 ACCELERATOR (lbx) Y 支持这全部 64-位 Pentium  处理器数据总线在发生率向上至 66 MHz (82433lx 和 82433nx) Y 驱动 33V 信号水平在这 CPU 数据和地址 Buses (82433nx) Y 提供一个 64-位接口至 DRAM 和一个 32-位接口至 PCI Y Five 整体的写 Posting 和读 Prefetch 缓存区增加 CPU 和 PCI 效能  cpu-至-记忆 Posted 写缓存区 4 Qwords 深的  pci-至-记忆 Posted 写缓存区二 Buffers 4 Dwords 各自  pci-至-记忆读 Prefetch 缓存区 4 Qwords 深的  cpu-至-pci Posted 写缓存区 4 Dwords 深的  cpu-至-pci 读 Prefetch 缓存区 4 Dwords 深的 Y cpu-至-记忆和 cpu-至-pci 写 Posting 缓存区 Accelerate 写效能 Y 双-端口 Architecture 准许 Concurrent 行动在这 Host 和 PCI Buses Y 运作 Synchronously 至这 CPU 和 PCI Clocks Y 支持 Burst 读和写的记忆从这 Host 和 PCI Buses Y Sequential CPU 写至 PCI 转变至零 wait-状态 PCI Bursts 和 Optional TRDY  连接 Y 字节 Parity 支持为这 Host 和记忆 Buses  Optional Parity 一代为 Host 至记忆 Transfers  Optional Parity Checking 为这 Secondary Cache  Parity Checking 为 Host 和 PCI 记忆读  Parity 一代为 PCI 至记忆写 Y 160-管脚 QFP 包装二 82433LX 或者 82433NX Local 总线 Accelerator (lbx) 组件提供一个 64-位数据 path 在这 host CPUCache 和主要的 memory 一个 32-位数据 path 在这 host CPU 总线和 PCI Local Bus 和一个 32-位数据 path 在这 PCI Local 总线和主要的 memory 这双-端口 architecture 准许 concurrent 行动在这 host 和 PCI Buses 这 LBXs 包含三写 posting 缓存区和二读 prefetch 缓存区至增加 CPU 和 PCI performance 这 LBX 支持字节 parity 为这 host 和主要的记忆 buses 这 82433NX 是将至是使用和这 82434NX PCICacheMemory 控制 (pcmc) 这 82433LX 是将至是使用和这 82434LX PCMC 在总线行动在这 host 主要的记忆和 PCI 这 PCMC commands 这 LBXs 至执行功能此类作闭锁地址和 data merging data 和 enabling 输出 buffers Together 这些三组件表格一个 ‘‘Host Bridge’’ 那提供一个全部函数双-端口数据 path interface linking 这 host CPU 和 PCI 总线至主要的 memory 这个文档 describes 两个都这 82433LX 和 82433NX Shaded areas 像这个 one describe 这 82433NX 行动那 differ 从这 82433LX

	电话：13410210660 QQ : 84325569
	联系方式： E-mail:CaiZH01@163.com