ds060 (v1.6) 九月 19, 2001
www.xilinx.com
1
产品 规格
1-800-255-7778
© 2001 xilinx, 公司 所有 权利 保留. 所有 xilinx 商标, 注册 商标, patents, 和 免责声明 是 作 列表 一个t
http://www.xilinx.com/legal.htm
.
所有 其它 商标 和 注册 商标 是 这 所有物 的 它们的 各自的 所有权人. 所有 规格 是 主题 至 change 没有 注意.
介绍
这 spartan
™
和 这 spartan-xl families 是 一个 高-vol-
ume 生产 fpga 解决方案 那 delivers 所有 这 关键
(所需的)东西 为 asic 替换 向上 至 40,000 门.
这些 (所需的)东西 包含 高 效能, 在-碎片
内存, 核心 解决方案 和 价格 那, 在 高 容积,
approach 和 在 许多 具体情况 是 相等的 至 掩饰 pro-
grammed asic 设备.
这 spartan 序列 是 这 结果 的 更多 比 14 年 的
fpga 设计 experience 和 反馈 从 thousands 的
客户. 用 streamlining 这 spartan 序列 特性 设置,
leveraging 先进的 处理 科技 和 focusing 在
总的 费用 管理, 这 spartan 序列 delivers 这 关键
特性 必需的 用 asic 和 其它 高-容积 逻辑
用户 当 avoiding 这 最初的 费用, 长 开发
循环 和 固有的 风险 的 常规的 asics. 这 spar-
tan 和 spartan-xl families 在 这 spartan 序列 有 ten
members, 作 显示 在表格 1.
spartan 和 spartan-xl 特性
便条: 这 spartan 序列 设备 描述 在 这个 数据
薄板 包含 这 5v spartan 家族 和 这 3.3v
spartan-xl 家族. 看 这 独立的 数据 薄板 为 这 2.5v
spartan-ii 家族.
•
第一 asic 替换 fpga 为 高-容积
生产 和 在-碎片 内存
•
密度 向上 至 1862 逻辑 cells 或者 40,000 系统 门
•
streamlined 特性 设置 为基础 在 xc4000 architecture
•
系统 效能 在之外 80 MHz
•
broad 设置 的 alliancecore
™
和 logicore
™
predefined 解决方案 有
•
unlimited reprogrammability
•
低 费用
•
系统 水平的 特性
- 有 在 两个都 5v 和 3.3v 版本
- 在-碎片 selectram
™
记忆
- 全部地 pci 一致的
- 全部 readback 能力 为 程序 verification
和 内部的 node observability
- 专心致志的 高-速 carry 逻辑
- 内部的 3-状态 总线 能力
- 第八 global 低-skew 时钟 或者 信号 网络
- ieee 1149.1-兼容 boundary scan 逻辑
- 低 费用 塑料 包装 有 在 所有 densities
- footprint 兼容性 在 一般 包装
•
全部地 supported 用 powerful xilinx 开发 系统
- foundation 序列: 整体的, shrink-wrap
软件
- alliance 序列: dozens 的 pc 和 workstation
第三 群 开发 系统 supported
- 全部地 自动 mapping, placement 和 routing
额外的 spartan-xl 特性
•
3.3v 供应 为 低 电源 和 5v tolerant i/os
•
电源 向下 输入
•
高等级的 效能
•
faster carry 逻辑
•
更多 有伸缩性的 高-速 时钟 网络
•
获得 能力 在 configurable 逻辑 blocks
•
输入 快 俘获 获得
•
optional mux 或者 2-输入 函数 发生器 在 输出
•
12 毫安 或者 24 毫安 输出 驱动
•
5v 和 3.3v pci 一致的
•
增强 boundary scan
•
表示 模式 配置
•
碎片 规模 包装
0
spartan 和 spartan-xl families
地方 可编程序的 门 arrays
ds060 (v1.6) 九月 19, 2001
00
产品 规格
R
表格 1:
spartan 和 spartan-xl 地方 可编程序的 门 arrays
设备
逻辑
Cells
最大值
系统
门
典型
门 范围
(逻辑 和 内存)
(1)
CLB
矩阵变换
Tot一个l
CLBs
非. 的
flip-flops
最大值
avail.
用户 i/o
至t一个l
Distributed
内存 位
xcs05 和 xcs05xl 238 5,000 2,000-5,000 10 x 10 100 360 77 3,200
xcs10 和 xcs10xl 466 10,000 3,000-10,000 14 x 14 196 616 112 6,272
xcs20 和 xcs20xl 950 20,000 7,000-20,000 20 x 20 400 1,120 160 12,800
xcs30 和 xcs30xl 1368 30,000 10,000-30,000 24 x 24 576 1,536 192 18,432
xcs40 和 xcs40xl 1862 40,000 13,000-40,000 28 x 28 784 2,016 224 25,088
注释:
1. 最大值 值 的 典型 门 范围 包含 20-30% 的 clbs 使用 作 内存.
: 点此下载
