半导体 组件 industries, llc, 1999
12月, 1999 – rev. 6
1
发行 顺序 号码:
sn74ls166/d
SN74LS166
8-位 变换 寄存器
这 sn74ls166 是 一个 8-位 变换 寄存器. 设计 和 所有 输入
缓冲, 这 驱动 (所需的)东西 是 lowered 至 一个 74ls 标准
加载. 用 utilizing 输入 夹紧 二极管, 切换 过往旅客 是
使减少到最低限度 和 系统 设计 simplified.
这 ls166 是 一个 并行的-在 或者 串行-在, 串行-输出 变换 寄存器 和
有 一个 complexity 的 77 相等的 门 和 gated 时钟 输入 和 一个
overriding clear 输入. 这 变换/加载 输入 establishes 这 并行的-在
或者 串行-在 模式. 当 高, 这个 输入 使能 这 串行 数据 输入
和 couples 这 第八 flip-flops 为 串行 shifting 和 各自 时钟
脉冲波. 同步的 加载 occurs 在 这 next 时钟 脉冲波 当 这个 是
低 和 这 并行的 数据 输入 是 使能. 串行 数据 流动 是
inhibited 在 并行的 加载. clocking 是 完毕 在 这 低-至-高
水平的 边缘 的 这 时钟 脉冲波 通过 一个 二 输入 积极的 也不 门, 这个
准许 一个 输入 至 是 使用 作 一个 时钟 使能 或者 时钟 inhibit 函数.
clocking 是 inhibited 当 也 的 这 时钟 输入 是 使保持 高,
支持 也 输入 低 使能 这 其它 时钟 输入. 这个 将 准许
这 系统 时钟 至 是 自由 运动 和 这 寄存器 stopped 在
command 和 这 其它 时钟 输入. 一个 改变 从 低-至-高 在
这 时钟 inhibit 输入 应当 仅有的 是 完毕 当 这 时钟 输入 是
高. 一个 缓冲 直接 clear 输入 overrides 所有 其它 输入, 包含
这 时钟, 和 sets 所有 flip-flops 至 零.
•
同步的 加载
•
直接 overriding clear
•
并行的 至 串行 转换
有保证的 运行 范围
标识 参数 最小值 Typ 最大值 单位
V
CC
供应 电压 4.75 5.0 5.25 V
T
一个
运行 包围的
温度 范围
0 25 70
°
C
I
OH
输出 电流 – 高 – 0.4 毫安
I
OL
输出 电流 – 低 8.0 毫安
低
电源
肖特基
设备 包装 Shipping
订货 信息
SN74LS166N 16 管脚 插件 2000 单位/盒
SN74LS166D 16 管脚
SOIC
d 后缀
情况 751b
http://onsemi.com
2500/录音带 &放大; 卷轴
塑料
n 后缀
情况 648
16
1
16
1
: 点此下载
