首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:1096778
 
资料名称:ISPLSI2064
 
文件大小: 166974K
   
说明
 
介绍:
IC,COMPLEX-EEPLD,64-CELL,13NS PROP DELAY,BGA,100PIN,PLASTIC
 
 


: 点此下载
 
1
浏览型号ISPLSI2064的Datasheet PDF文件第2页
2
浏览型号ISPLSI2064的Datasheet PDF文件第3页
3
浏览型号ISPLSI2064的Datasheet PDF文件第4页
4
浏览型号ISPLSI2064的Datasheet PDF文件第5页
5
浏览型号ISPLSI2064的Datasheet PDF文件第6页
6
浏览型号ISPLSI2064的Datasheet PDF文件第7页
7
浏览型号ISPLSI2064的Datasheet PDF文件第8页
8
浏览型号ISPLSI2064的Datasheet PDF文件第9页
9
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
ispLSI
®
2064VE
3.3v 在-系统 可编程序的
高 密度 superfast™ pld
2064ve_08
1
特性
superfast 高 密度 可编程序的 逻辑
— 2000 pld 门
— 64 和 32 i/o 管脚 版本, 四 专心致志的 输入
— 64 寄存器
— 高 速 global interconnect
— 宽 输入 gating 为 快 counters, 状态
machines, 地址 decoders, 等
— 小 逻辑 块 大小 为 随机的 逻辑
— 100% 函数的, 电子元件工业联合会 和 引脚 兼容 和
isplsi 2064v 设备
— 接口 和 标准 5v ttl 设备
高-效能 e
2
CMOS
®
技术
f
最大值
= 280mhz 最大 运行 频率
t
pd
= 3.5ns 传播 延迟
— 非-易变的
— 100% 测试 在 时间 的 制造
— unused 产品 期 关闭 saves 电源
在-系统 可编程序的
3.3v 在-系统 programmability (isp™) 使用
boundary scan 测试 进入 端口 (tap)
打开-流 输出 选项 为 有伸缩性的 总线 接口
能力, 准许 容易 implementation 的 连线的-或者
或者 总线 arbitration 逻辑
增加 制造 产量, 减少 时间-至-
market 和 改进 产品 质量
reprogram 焊接 设备 为 faster prototyping
100% ieee 1149.1 boundary scan testable
这 使容易 的 使用 和 快 系统 速 的
plds 和 这 密度 和 flexibility 的 fpgas
— 增强 管脚 locking 能力
— 三 专心致志的 时钟 输入 管脚
— 同步的 和 异步的 clocks
— 可编程序的 输出 回转 比率 控制
— 有伸缩性的 管脚 placement
— 优化 global routing pool 提供 global
Interconnectivity
函数的 块 图解
global routing pool
(grp)
A0
A1
A3
输入 总线
输出 routing pool (orp)
B3
B2
B1
B0
输入 总线
输出 routing pool (orp)
A2
GLB
Logic
排列
DQ
DQ
DQ
DQ
A4
A5
A6 A7
B7
B6
B5 B4
输入 总线
输出 routing pool (orp)

输入 总线
输出 routing pool (orp)
0139a/2064v
描述
这 isplsi 2064ve 是 一个 高 密度 可编程序的
逻辑 设备 有 在 64 和 32 i/o-管脚 版本. 这
设备 包含 64 寄存器, 四 专心致志的 输入 管脚,
三 专心致志的 时钟 输入 管脚, 二 专心致志的 global
oe 输入 管脚 和 一个 global routing pool (grp). 这
grp 提供 完全 interconnectivity 在 所有 的
这些 elements. 这 isplsi 2064ve 特性 在-系统
programmability 通过 这 boundary scan 测试 交流-
cess 端口 (tap) 和 是 100% ieee 1149.1 boundary
scan testable. 这 isplsi 2064ve 提供 非-易变的
reprogrammability 的 这 逻辑, 作 好 作 这 intercon-
nect, 至 提供 truly reconfigurable 系统.
这 基本 单位 的 逻辑 在 这 isplsi 2064ve 设备 是 这
generic 逻辑 块 (glb). 这 glbs 是 labeled a0,
a1…b7 (看 图示 1). 那里 是 一个 总的 的 16 glbs 在 这
isplsi 2064ve 设备. 各自 glb 是 制造 向上 的 四
macrocells. 各自 glb 有 18 输入, 一个 可编程序的
和/或者/独有的 或者 排列, 和 四 输出 这个 能
是 配置 至 是 也 combinatorial 或者 注册.
输入 至 这 glb 来到 从 这 grp 和 专心致志的
输入. 所有 的 这 glb 输出 是 brought 后面的 在 这
grp 所以 那 它们 能 是 连接 至 这 输入 的 任何
glb 在 这 设备.
版权 © 2002 lattice 半导体 corp. 所有 brand 或者 产品 names 是 商标 或者 注册 商标 的 它们的 各自的 holders. 这 规格 和 信息 在此处 是 主题
至 改变 没有 注意.
lattice 半导体 corp., 5555 northeast moore ct., hillsboro, oregon 97124, 美国
january 2002
Tel. (503) 268-8000; 1-800-lattice; 传真 (503) 268-8556; http://www.latticesemi.com
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com