54AC377
•
54ACT377
Octal D flip-flop 和 时钟 使能
一般 描述
这 ’交流/’act377 有 第八 边缘-triggered, d-类型 flip-flops
和 单独的 D 输入 和 Q 输出. 这 一般 buff-
ered 时钟 (cp) 输入 负载 所有 flip-flops 同时发生地,
当 这 时钟 使能 (ce) 是 低.
这 寄存器 是 全部地 边缘-triggered. 这 状态 的 各自 D 在-
放, 一个 建制 时间 在之前 这 低-至-高 时钟 transi-
tion, 是 transferred 至 这 相应的 flip-flop’s Q 输出.
这 CE 输入 必须 是 稳固的 仅有的 一个 建制 时间 较早的 至 这
低-至-高 时钟 转变 为 predictable 运作.
特性
n
I
CC
减少 用 50
%
n
完美的 为 addressable 寄存器 产品
n
时钟 使能 为 地址 和 数据 同步
产品
n
第八 边缘-triggered D flip-flops
n
缓冲 一般 时钟
n
输出 源/下沉 24 毫安
n
看 ’273 为 主控 重置 版本
n
看 ’373 为 transparent 获得 版本
n
看 ’374 为 触发-状态
®
版本
n
’ACT377 有 ttl-兼容 输入
n
标准 微型电路 绘画 (smd)
— ’ac377: 5962-88702
— ’act377: 5962-87697
逻辑 Symbols
管脚
Names
描述
D
0
–D
7
数据 输入
CE
时钟 使能 (起作用的 低)
Q
0
–Q
7
数据 输出
CP 时钟 脉冲波 输入
触发-状态
®
是 一个 注册 商标 的 国家的 半导体 公司.
事实
®
是 一个 注册 商标 的 仙童 半导体 公司.
ds100290-1
ieee/iec
ds100290-2
二月 1999
54AC377
•
54ACT377 Octal D flip-flop 和 时钟 使能
© 1999 国家的 半导体 公司 DS100290 www.国家的.com
: 点此下载
