133-mhz 展开 spectrum 时钟 synthesizer/驱动器
和 agp, usb, 和 drcg 支持
CY2210
Cypress 半导体 公司
• 3901 北 第一 街道 • San Jose • ca 95134 • 408-943-2600
文档 #: 38-07204 rev. *a 修订 12月 14, 2002
0
特性 益处
• mixed 2.5v 和 3.3v 运作
• 一致的 至 intel
®
ck133 (cy2210-3) &放大; ck133w
(cy2210-2) synthesizer 和 驱动器 规格
usable 和 pentium
®
ii 和 pentium
®
iii processors
•
多样的 输出 clocks 在 不同的 发生率
—
四 cpu clocks, 向上 至 133 mhz
—
第八 同步的 pci clocks, 1 自由-运动
—
二 cpu/2 clocks, 在 一个-half 这 cpu 频率
—
四 agp clocks 在 66 mhz
—
三 同步的 apic clocks, 在 16.67 mhz
—
一个 usb 时钟 在 48 mhz
—
二 涉及 clocks 在 14.318 mhz
单独的-碎片 主要的 motherboard 时钟 发生器
—
驱动 一起, 支持 4 cpus 和 一个 chipset
—
支持 为 4 pci slots 和 chipset
—
驱动 向上 至 二 主要的 记忆 时钟 发生器,includ-
ing drcg (cpuclk/2)
—
支持 为 多样的 agp slots
—
支持 multiprocessing 系统
—
支持 usb 发生率 和 i/o 碎片
•
展开 spectrum clocking
—
32.5-khz 调制 频率 @ 133 mhz
—
33.1-khz 调制 频率 @ 100 mhz 为
cy2210-02/03
—
33.4-khz 调制 频率 @ 100 mhz 为
cy2210-04
—
非易失存储器 可编程序的 percentage 的 spreading.
default 是
–
0.6%, 这个 是 推荐 用 intel
使能 减少 的 emi 在 一些 系统
•
电源-向下 特性
支持 mobile 系统
•
三 选择 输入
支持 向上 至 第八 cpu 时钟 发生率
•
低-skew 和 低-jitter 输出
满足 tight 系统 定时 (所需的)东西 在 高 频率
•
oe 和 测试 模式 支持
使能 ate 和
“
bed 的 nails
”
测试
•
56-管脚 ssop 包装
widely 有, 标准 包装 使能 更小的 费用
intel 和 pentium 是 注册 商标 的 intel 公司.
逻辑 块 图解
非易失存储器
XTALOUT
XTALIN
apicclk [0
–
2] (16.67 mhz)
14.318
MHz
osc.
pciclk_f (33.33 mhz)
SEL1
CPU
PLL
refclk [0
–
1] (14.318 mhz)
cpuclk [0
–
3]
pciclk [1
–
7] (33.33 mhz)
SYS
PLL
usbclk (48 mhz)
cpu_停止
pci_停止
SEL0
SEL133
cpuclk/2 [0
–
1] (drcg)
分隔物,
非易失存储器-
ProgDelay
和
停止 逻辑
pwr_dwn
agpclk [0
–
3] (66.67 mhz)
展开
SSOP
顶 视图
1
2
3
4
5
6
7
8
9
10
11
12
33
32
31
30
29
36
35
V
SSREF
34
13
14
15
16
17
18
19
20
21
22
23
24
45
44
43
42
41
37
38
39
40
48
47
46
REFCLK0
REFCLK1
V
DDREF
25
26
27
28
49
52
51
50
53
56
55
54
V
DDPCI
PCICLK6
V
DDAGP
V
DDUSB
展开
V
SSCPU
V
DDCPU
APICCLK0
V
SSPCI
PCICLK5
V
SSAGP
AGPCLK3
pci_停止
V
DDCPU
cpuclk/2
V
DDAPIC
XTALIN
XTALOUT
pciclk_f
PCICLK1
PCICLK2
PCICLK3
V
SSPCI
PCICLK4
V
DDPCI
PCICLK7
V
SSPCI
AGPCLK0
AGPCLK1
V
SSAGP
AGPCLK2
SEL1
SEL0
pwr_dwn
cpu_停止
AV
SS
AV
DD
CPUCLK0
CPUCLK1
V
SSCPU
CPUCLK2
CPUCLK3
V
sscpu/2
cpuclk/2
V
ddcpu/2
V
SSAPIC
APICCLK1
APICCLK2
V
DDAGP
SEL133
USBCLK
V
SSUSB
cy2210-2/-3/-4
(drcg)
(drcg)
管脚 配置