ds90cr285/ds90cr286
+3.3v Rising 边缘 数据 Strobe LVDS 28-位 频道
link-66 MHz
一般 描述
这 DS90CR285 传输者 converts 28 位 的 cmos/ttl
数据 在 四 LVDS (低 电压 差别的 signaling) 数据
streams. 一个 阶段-锁 transmit 时钟 是 transmitted 在 par-
allel 和 这 数据 streams 在 一个 fifth LVDS link. 每 循环
的 这 transmit 时钟 28 位 的 输入 数据 是 抽样 和
transmitted. 这 DS90CR286 接受者 converts 这 LVDS
数据 streams 后面的 在 28 位 的 cmos/ttl 数据. 在 一个 trans-
mit 时钟 频率 的 66 mhz, 28 位 的 TTL 数据 是 trans-
mitted 在 一个 比率 的 462 Mbps 每 LVDS 数据 频道. 使用
一个 66 MHz 时钟, 这 数据 throughput 是 1.848 gbit/s (231
mbytes/s).
这 multiplexing 的 这 数据 线条 提供 一个 substantial
缆索 减少. 长 距离 并行的 单独的-结束 buses
典型地 需要 一个 地面 线 每 起作用的 信号 (和 有
非常 限制 噪音 拒绝 能力). 因此, 为 一个 28-位 宽
数据 和 一个 时钟, 向上 至 58 conductors 是 必需的. 和
这 频道 Link chipset 作 few 作 11 conductors (4 数据
pairs, 1 时钟 一双 和 一个 最小 的 一个 地面) 是
需要. 这个 提供 一个 80
%
减少 在 必需的 缆索
宽度, 这个 提供 一个 系统 费用 savings, 减少 con-
nector 物理的 大小 和 费用, 和 减少 防护 需要-
ments 预定的 至 这 cables’ 小 表格 因素.
这 28 cmos/ttl 输入 能 支持 一个 多样性 的 信号
结合体. 为 例子, 七 4-位 nibbles 或者 三 9-位
(字节 + parity) 和 1 控制.
特性
n
单独的 +3.3v 供应
n
Chipset (tx + rx) 电源 消耗量
<
250 mW (典型值)
n
电源-向下 模式 (
<
0.5 mW 总的)
n
向上 至 231 megabytes/秒 带宽
n
向上 至 1.848 Gbps 数据 throughput
n
Narrow 总线 减少 缆索 大小
n
290 mV 摆动 LVDS 设备 为 低 EMI
n
+1V 一般 模式 范围 (周围 +1.2v)
n
PLL 需要 非 外部 组件
n
低 profile 56-含铅的 TSSOP 包装
n
Rising 边缘 数据 strobe
n
兼容 和 tia/eia-644 LVDS 标准
n
静电释放 比率
>
7kV
n
运行 温度: −40˚C 至 +85˚C
块 图解
触发-状态
®
是 一个 注册 商标 的 国家的 半导体 公司.
DS90CR285
ds012910-1
顺序 号码 DS90CR285MTD
看 NS 包装 号码 MTD56
DS90CR286
ds012910-27
顺序 号码 DS90CR286MTD
看 NS 包装 号码 MTD56
March 1999
ds90cr285/ds90cr286 +3.3v Rising 边缘 数据 Strobe LVDS 28-位 频道 link-66 MHz
© 1999 国家的 半导体 公司 DS012910 www.国家的.com
: 点此下载
