首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:345951
 
资料名称:GAL16V8C-5LJ
 
文件大小: 392.52K
   
说明
 
介绍:
High Performance E2CMOS PLD Generic Array Logic
 
 


: 点此下载
 
1
浏览型号GAL16V8C-5LJ的Datasheet PDF文件第2页
2
浏览型号GAL16V8C-5LJ的Datasheet PDF文件第3页
3
浏览型号GAL16V8C-5LJ的Datasheet PDF文件第4页
4
浏览型号GAL16V8C-5LJ的Datasheet PDF文件第5页
5
浏览型号GAL16V8C-5LJ的Datasheet PDF文件第6页
6
浏览型号GAL16V8C-5LJ的Datasheet PDF文件第7页
7
浏览型号GAL16V8C-5LJ的Datasheet PDF文件第8页
8
浏览型号GAL16V8C-5LJ的Datasheet PDF文件第9页
9
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
规格
GAL16V8
1996 数据 书
3-65
1
10
11
20
i/clk
I
I
I
I
I
I
I
I
Vcc
i/o/q
i/o/q
i/o/q
i/o/q
i/o/q
i/o/q
i/o/q
i/o/q
i/oe
5
15
函数的 块 图解
特性
管脚 配置
高 效能 e
2
CMOS
®
技术
5 ns 最大 传播 延迟
fmax = 166 mhz
4 ns 最大 从 时钟 输入 至 数据 输出
UltraMOS
®
先进的 cmos 技术
50% 至 75% 减少 在 电源 从 双极
75ma 典型值 icc 在 低 电源 设备
45ma 典型值 icc 在 quarter 电源 设备
起作用的 拉-ups 在 所有 管脚
•E
2
cell 技术
reconfigurable 逻辑
reprogrammable cells
100% 测试/有保证的 100% 产量
高 速 电的 erasure (<100ms)
20 年 数据 保持
第八 输出 逻辑 macrocells
最大 flexibility 为 complex 逻辑 设计
可编程序的 输出 极性
也 emulates 20-管脚 pal
®
设备 和 全部 func-
tion/fuse 编排/参数 兼容性
preload 和 电源-在 重置 的 所有 寄存器
100% 函数的 testability
产品 包含:
dma 控制
状态 机器 控制
高 速 graphics 处理
标准 逻辑 速 upgrade
电子的 signature 为 identification
描述
这 gal16v8c, 在 5 ns 最大 传播 延迟 时间, com-
bines 一个 高 效能 cmos 处理 和 用电气 eras-
效能 有 在 这 pld market. 高 速 擦掉 时间
(
<
100ms) 准许 这 设备 至 是 reprogrammed quickly 和 ef-
ficiently.
这 generic architecture 提供 最大 设计 flexibility 用
准许 这 输出 逻辑 macrocell (olmc) 至 是 配置 用
这 用户. 一个 重要的 subset 的 这 许多 architecture configu-
rations 可能 和 这 gal16v8 是 这 pal
architectures
列表 在 这 表格 的 这 macrocell 描述 部分. gal16v8
设备 是 有能力 的 emulating 任何 的 这些 pal architectures
和 全部 函数/fuse 编排/参数 兼容性.
唯一的 测试 电路系统 和 reprogrammable cells 准许 完全
交流, 直流, 和 函数的 测试 在 制造. 作 一个 结果,
lattice 半导体 guarantees 100% 地方 programmability
和 符合实际 的 所有 gal 产品. 在 增加, 100 擦掉/写
循环 和 数据 保持 在 excess 的 20 年 是 有保证的.
PLCC
GAL
16V8
插件
GAL16V8
顶 视图
2
20
i/clkii
I
I
I
I
I
I
Vcc
i/o/q i/o/q
i/o/q
i/o/q
i/o/q
i/o/q
i/o/q
i/o/q
i/oe
4
6
8
9
11 13
14
16
18
i/clk
I
i/o/q
I
i/o/q
I
i/o/q
I
i/o/q
I
i/o/q
I
i/o/q
I
i/o/q
I
i/o/q
CLK
8
8
8
8
8
8
8
8
OE
OLMC
OLMC
OLMC
OLMC
OLMC
OLMC
OLMC
OLMC
PROGRAMMABLE
和-array
(64 x 32)
i/oe
GAL16V8
高 效能 e
2
cmos pld
generic 排列Logic™
版权 © 1996 lattice 半导体 公司. e
2
cmos, gal, ispgal, isplsi, plsi, pds, 硅 forest, ultramos, l 和 lattice 半导体 corp. 和 l (stylized) 是 注册
商标 的 lattice 半导体 公司 (lsc). 这 lsc 标志, generic 排列 逻辑, 在-系统 programmability, in-system programmable, isp, ispate, ispcode, ispdownload,
ispgds, ispstarter, ispstream, isptest, ispturbo, latch-lock, pds+, rft, 总的 isp 和 twin glb 是 商标 的 lattice 半导体 corporation. isp 是 一个 维护 mark 的 lattice
半导体 公司. 所有 brand names 或者 产品 names 提到 是 商标 或者 注册 商标 的 它们的 各自的 holders.
lattice 半导体 corp., 5555 northeast moore ct., hillsboro, oregon 97124, 美国
1996 数据 书
电话. (503) 681-0118; 1-888-isp-plds; 传真 (503) 681-3037; http://www.lattice.com
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com