GAL16LV8
低 电压 e
2
cmos pld
generic 排列 logic™
1
特性
• 高 效能 e
2
CMOS
®
技术
— 3.5 ns 最大 传播 延迟
— fmax = 250 mhz
— 2.5 ns 最大 从 时钟 输入 至 数据 输出
— UltraMOS
®
先进的 cmos 技术
• 3.3v 低 电压 16v8 architecture
— 电子元件工业联合会-兼容 3.3v 接口 标准
— 5v 兼容 输入
— i/o 接口 和 标准 5v ttl 设备
(gal16lv8c)
• 起作用的 拉-ups 在 所有 管脚 (gal16lv8d 仅有的)
•E
2
cell 技术
— reconfigurable 逻辑
— reprogrammable cells
— 100% 测试/100% 产量
— 高 速 电的 erasure (<100ms)
— 20 年 数据 保持
• 第八 输出 逻辑 macrocells
— 最大 flexibility 为 complex 逻辑 设计
— 可编程序的 输出 极性
• preload 和 电源-在 重置 的 所有 寄存器
— 100% 函数的 testability
• 产品 包含:
— glue 逻辑 为 3.3v 系统
— dma 控制
— 状态 机器 控制
— 高 速 graphics 处理
— 标准 逻辑 速 upgrade
• 电子的 signature 为 identification
版权 © 1997 lattice 半导体 corp. 所有 brand 或者 产品 names 是 商标 或者 注册 商标 的 它们的 各自的 holders. 这 规格 和 信息 在此处 是 主题
至 改变 没有 注意.
lattice 半导体 corp., 5555 northeast moore ct., hillsboro, oregon 97124, 美国
12月 1997
Tel. (503) 268-8000; 1-800-l一个ttice;Fax (503) 268-8556; http://www.latticesemi.com
i/clk
I
i/o/q
I
i/o/q
I
i/o/q
I
i/o/q
I
i/o/q
I
i/o/q
I
i/o/q
I
i/o/q
CLK
8
8
8
8
8
8
8
8
OE
OLMC
OLMC
OLMC
OLMC
OLMC
OLMC
OLMC
OLMC
可编程序的
和-排列
(64 x 32)
i/oe
GAL16LV8
顶 视图
PLCC
2
20
i/clkii
I
I
I
I
I
I 地
Vcc
i/o/q i/o/q
i/o/q
i/o/q
i/o/q
i/o/q
i/o/q
i/o/q
i/oe
4
6
8
9
11 13
14
16
18
16lv8_04
新 5v
Tolerant
输入 在
16LV8D
描述
这 gal16lv8d, 在 3.5 ns 最大 传播 延迟 时间,
提供 这 最高的 速 效能 有 在 这 pld
market. 这 gal16lv8c 能 接口 和 两个都 3.3v 和 5v
信号 水平. 这 gal16lv8 是 制造的 使用 lattice
半导体's 先进的 3.3v e
2
cmos 处理, 这个 com-
bines cmos 和 用电气 可擦掉的 (e
2
) floating 门 技术.
高 速 擦掉 时间 (
<
100ms) 准许 这 设备 至 是 repro-
grammed quickly 和 efficiently.
这 3.3v gal16lv8 使用 这 一样 工业 标准 16v8 archi-
tecture 作 它的 5v counterpart 和 支持 所有 architectural 特性
此类 作 combinatorial 或者 注册 macrocell 行动.
唯一的 测试 电路系统 和 reprogrammable cells 准许 完全 交流,
直流, 和 函数的 测试 在 制造. 作 一个 结果, lattice
半导体 delivers 100% 地方 programmability 和 函数-
ality 的 所有 gal 产品. 在 增加, 100 擦掉/写 循环 和
数据 保持 在 excess 的 20 年 是 指定.
函数的 块 图解
管脚 配置
: 点此下载
