ICS502
loco™ pll 时钟 乘法器
mds 502 d 1 修订 111000
整体的 电路 系统, 公司 • 525 race 街道 • san jose •ca•95126•(408) 295-9800tel • www.icst.com
• packaged 作 8 管脚 soic 或者 消逝
• ics’ 最低 费用 pll 时钟 加 涉及
• 零 ppm multiplication 错误
• 容易 至 cascade 和 其它 5xx 序列
• 输入 结晶 频率 的 5 - 27 mhz
• 输入 时钟 频率 的 2 - 50 mhz
• 输出 时钟 发生率 向上 至 160 mhz
• 低 jitter - 50 ps 一个 sigma
• 兼容 和 所有 popular cpus
• 职责 循环 的 45/55 向上 至 160 mhz
• 运行 电压 的 3.0 至 5.5v
• 工业的 温度 版本 有
• 25ma 驱动 能力 在 ttl 水平
• 先进的, 低 电源 cmos 处理
这 ics502 loco™ 是 这 大多数 费用 有效的
方法 至 发生 一个 高 质量, 高 频率
时钟 输出 和 一个 涉及 从 一个 低 频率
结晶 或者 时钟 输入. 这 名字 loco stands 为
低 费用 振荡器, 作 它 是 设计 至 替代
结晶 oscillators 在 大多数 电子的 系统. 使用
阶段-锁-循环 (pll) 技巧, 这 设备
使用 一个 标准 基本的 模式, inexpensive
结晶 至 生产 输出 clocks 向上 至 160 mhz.
贮存 在 这 碎片’s 只读存储器 是 这 能力 至 发生
6 不同的 multiplication factors, 准许 一个
碎片 至 输出 许多 一般 发生率 (看
页 2).
块 图解
描述
特性
CLK
结晶
振荡器
VDD 地
PLL
时钟
综合
和 控制
电路系统
输出
缓存区
结晶
或者 时钟
REF
X2
x1/iclk
输出
缓存区
s1, s0
2
: 点此下载
