Publication#
14128
rev.
I
Amendment
/0
公布 日期:
将 1995
mach210a-7/10/12
mach210-12/15/20
mach210aq-12/15/20
高-密度 ee cmos 可编程序的 逻辑
最终
com’l: -7/10/12/15/20, q-12/15/20 ind: -12/14/18/24
distinctive 特性
44 管脚
64 macrocells
7.5 ns t
PD
商业的
12 ns t
PD
工业的
133 mhz f
CNT
38 输入; 210a 输入 有 建造-在 拉-向上
电阻器
附带的 组件 interconnect (pci)
一致的
32 输出
64 flip-flops; 2 时钟 choices
4 “pal22v16” blocks 和 buried macrocells
管脚-兼容 和 mach110, mach111,
mach211, 和 mach215
一般 描述
这 mach210 是 一个 成员 的
这
高-效能
ee cmos mach 2
设备 家族. 这个 设备 有
大概 六 时间 这 逻辑 macrocell 能力 的
这 popular pal22v10 没有 丧失 的 速.
这 mach210 组成 的 四 pal blocks intercon-
nected 用 一个 可编程序的 转变 矩阵变换. 这 四 pal
blocks 是 essentially “pal22v16” 结构 完全
和 产品-期 arrays 和 可编程序的 macro-
cells, 包含 额外的 buried macrocells. 这 转变
矩阵变换 connects 这 pal blocks 至 各自 其它 和 至 所有
输入 管脚, 供应 一个 高 程度 的 connectivity
在 这 全部地-连接 pal blocks. 这个 准许
设计 至 是 放置 和 routed efficiently.
这 mach210 有 二 种类 的 macrocell: 输出 和
buried. 这 mach210 输出 macrocell 提供 regis-
tered, latched, 或者 combinatorial 输出 和 程序-
mable 极性. 如果 一个 注册 配置 是 选择,
这 寄存器 能 是 配置 作 d-类型 或者 t-类型 至
帮助 减少 这 号码 的 产品 条款. 这 寄存器
类型 decision 能 是 制造 用 这 设计者 或者 用 这
软件. 所有 输出 macrocells 能 是 连接 至 一个
i/o cell. 如果 一个 buried macrocell 是 desired, 这 内部的
反馈 path 从 这 macrocell 能 是 使用, 这个
frees 向上 这 i/o 管脚 为 使用 作 一个 输入.
这 mach210 有 专心致志的 buried macrocells 这个,
在 增加 至 这 能力 的 这 输出 macrocell,
也 提供 输入 寄存器 或者 latches 为 使用 在
同步 信号 和 减少 建制 时间 需要-
ments.
lattice 半导体
: 点此下载
