初步的
8k x 8 静态的 内存
CY6264
Cypress 半导体 公司
• 3901 北 第一 街道 • San Jose • CA 95134 • 408-943-2600
october 1994 – 修订 六月 1996
1cy 6 26 4
特性
• 55, 70 ns 进入 时间
• cmos 为 最佳的 速/电源
• 容易 记忆 expansion 和 ce
1
, ce
2
, 和 oefea-
tures
• ttl-兼容 输入 和 输出
• 自动 电源-向下 当 deselected
函数的 描述
这 cy6264 是 一个 高-效能 cmos静态的 内存 orga-
nized 作 8192 words 用 8 位. 容易 记忆 expansion 是
提供 用 一个 起作用的 低 碎片使能 (ce
1
), 一个 起作用的 高
碎片 使能 (ce
2
), 和 起作用的 低 输出 使能 (oe) 和
三-状态 驱动器. 两个都 设备 有 一个 自动 pow-
er-向下 特性 (ce
1
), 减少 这 电源 消耗量 用
在 70% 当 deselected. 这 cy6264 是packaged 在 一个
450-mil (300-mil 身体) soic.
一个 起作用的 低 写使能 信号 (我们
) 控制 这 writ-
ing/读 运作 的 这 记忆. 当 ce
1
和 我们在-
puts 是 两个都 低 和 ce
2
是 高, 数据 在 这 第八 数据
输入/输出 管脚 (i/o
0
通过 i/o
7
) 是 写 在 这 记忆
location addressed 用 这 地址 呈现 在 这 地址
管脚 (一个
0
通过 一个
12
). 读 这 设备 是 accomplished 用
selecting 这 设备 和 enabling 这 输出, ce
1
和 oe
起作用的 低, ce
2
起作用的 高, 当 我们仍然是 inactive 或者
高. 下面 these conditions, 这 内容 的 这 location ad-
dressed 用这 信息 在 地址 管脚 是 呈现 在 这
第八 数据 输入/输出 管脚.
这 输入/输出 管脚 仍然是 在 一个 高-impedance 状态 除非
这 碎片 是 选择, 输出 是 使能, 和 写 使能
(我们
) 是 高. 一个 消逝 coat 是 使用 至 insurealpha 免除.
逻辑 块 图解 管脚 Configuration
cy6264-1
一个
1
一个
2
一个
3
一个
4
一个
5
一个
6
一个
7
一个
8
i/o
0
cy6264-2
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
V
CC
我们
CE
2
一个
3
一个
2
一个
1
OE
一个
0
CE
1
i/o
7
i/o
6
i/o
5
i/o
4
i/o
3
NC
一个
4
一个
5
一个
6
一个
7
一个
8
一个
9
一个
10
一个
11
一个
12
i/o
0
i/o
1
i/o
2
地
256 x 32 x 8
排列
输入 缓存区
column 解码器
电源
向下
i/o
1
i/o
2
i/o
3
i/o
4
i/o
5
i/o
6
i/o
7
CE
1
CE
2
我们
OE
顶 视图
SOIC
选择 手册
cy6264-55 cy6264-70
最大 交流cess 时间(ns) 55 70
最大 运行 电流 (毫安) 100 100
最大 备用物品 电流 (毫安) 20/15 20/15
shaded 范围 包含 先进的 信息.
: 点此下载
