© 2005 仙童 半导体 公司 DS500204 www.fairchildsemi.com
六月 1999
修订 六月 2005
74lvx161284a 低 电压 ieee 161284 translating transceiver
74LVX161284A
低 电压 ieee 161284 translating transceiver
一般 描述
这 lvx161284a 包含 第八 双向的 数据 缓存区
和 eleven 控制/状态 缓存区 至 执行 一个 全部
IEEE 1284 一致的 接口. 这 设备 支持 这
IEEE 1284 标准, 和 这 例外 的 输出 回转 比率,
和 是 将 至 是 使用 在 一个 扩展 能力 端口
模式 (ecp). 这 引脚 准许 为 容易 连接 从
这 附带的 (一个-一侧) 至 这 host (缆索 一侧).
输出 在 这 缆索 一侧 能 是 配置 至 是 也
打开 流 或者 高 驱动 (
r
14 毫安) 和 是 连接 至 一个
独立的 电源 供应 管脚 (v
CC
缆索) 至 准许 这些 输出-
puts 至 是 驱动 用 一个 高等级的 供应 电压 比 这 一个-
一侧. 这 拉-向上 和 拉-向下 序列 末端 resis-
tance 的 这些 输出 在 这 缆索 一侧 是 优化 至
驱动 一个 外部 缆索. 在 增加, 所有 输入 (除了 hlh)
和 输出 在 这 缆索 一侧 包含 内部的 拉-向上 resis-
tors 连接 至 这 v
CC
缆索 供应 至 提供 恰当的
末端 和 拉-ups 为 打开 流 模式.
输出 在 这 附带的 一侧 是 标准 低-驱动
cmos 输出 设计 至 接口 和 3v 逻辑. 这 dir
输入 控制 数据 流动 在 这 一个
1
–A
8
/b
1
–B
8
transceiver
管脚.
特性
■
支持 ieee 1284 水平的 1 和 水平的 2 signaling
standards 为 双向的 并行的 communications
在 个人的 计算机 和 printing peripherals
和 这 例外 的 输出 回转 比率
■
转变 能力 准许 输出 在 这 缆索 一侧 至
接口 和 5v 信号
■
所有 输入 有 hysteresis 至 提供 噪音 余裕
■
b 和 y 输出 阻抗 优化 至 驱动 外部
缆索
■
b 和 y 输出 在 高 阻抗 模式 在 电源
向下
■
输入 和 输出 在 缆索 一侧 有 内部的 拉-向上
电阻器
■
流动-通过 管脚 配置 准许 容易 接口
在 这 “peripheral 和 host”
■
替代 这 函数 的 二 (2) 74act1284 设备
订货 代号
连接 图解 管脚 描述
顺序 号码
包装
号码
包装 描述
74LVX161284AMTD MTD48 48-含铅的 薄的 shrink 小 外形 包装 (tssop), 电子元件工业联合会 mo-153, 6.1mm 宽
[TUBE]
74LVX161284AMTX MTD48 48-含铅的 薄的 shrink 小 外形 包装 (tssop), 电子元件工业联合会 mo-153, 6.1mm 宽
[tape 和 reel]
管脚 names 描述
HD 高 驱动 使能 输入 (起作用的 高)
DIR 方向 控制 输入
一个
1
–A
8
输入 或者 输出
B
1
–B
8
输入 或者 输出
一个
9
–A
13
输入
Y
9
–Y
13
输出
一个
14
–A
17
输出
C
14
–C
17
输入
PLH
在
附带的 逻辑 高 输入
PLH 附带的 逻辑 高 输出
HLH
在
host 逻辑 高 输入
HLH host 逻辑 高 输出
: 点此下载
