初步的
展开 spectrum bx 系统 频率 发生器
w48c101-01
Cypress 半导体 公司
• 3901 北 第一 街道 • San Jose • ca 95134 • 408-943-2600
october 7, 1999, rev. **
特性
• maximized emi 抑制 使用 cypress’s 展开
spectrum 技术
• 四 copies 的 cpu 输出
• 第八 copies 的 pci 输出 (同步的 w/cpu
输出)
• 二 copies 的 14.318-mhz ioapic 输出
• 二 copies 的 48-mhz usb 输出
• 三 缓冲 copies 的 14.318-mhz 涉及 输入
• 输入 是 一个 14.318-mhz xtal 或者 涉及 信号
• 可选择的 100-mhz 或者 66-mhz cpu 输出
• 电源 管理 控制 输入 管脚
• 测试 模式 和 输出 三-状态 能力
关键 规格
供应 电压: ....................................... V
DDQ3
= 3.3v±5%
V
DDQ2
= 2.5v±5%
cpu0:3 jitter (循环 至 循环): ................................... 200 ps
cpu0:3 时钟 skew: ...................................................175 ps
pci_f, pci1:7 时钟 skew: .........................................500 ps
cpu 至 pci 时钟 skew: .............. 1.5 至 4.0 ns (cpu leads)
逻辑 输入 有 250-k
Ω
拉-向上 电阻器 除了 sel100/66#.
表格 1. 管脚 可选择的 频率
SEL
100/66# SEL1 SEL0
CPU
(mhz)
PCI
(mhz) SPREAD#=0
0 0 0 hi-z hi-z don’t 小心
0 0 1 66.6 33.3 ±0.9% 中心
0 1 0 66.6 33.3 –1% 向下
0 1 1 66.6 33.3 –0.5% 向下
1 0 0 x1/2 x1/6 don’t 小心
1 0 1 100 33.3 ±0.9% 中心
1 1 0 100 33.3 –1% 向下
1 1 1 100 33.3 –0.5% 向下
管脚 配置块 图解
REF0
REF1
地
X1
X2
地
pci_f
PCI1
VDDQ3
PCI2
PCI3
地
PCI4
PCI5
VDDQ3
PCI6
PCI7
地
VDDQ3
地
VDDQ3
48MHz
48MHz
地
VDDQ3
REF2
VDDQ2
APIC0
APIC1
地
NC
VDDQ2
CPU0
CPU1
地
VDDQ2
CPU2
CPU3
地
VDDQ3
地
pci_stop#
cpu_stop#
pwr_dwn#
SPREAD#
SEL0
SEL1
sel100/66#
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
VDDQ3
REF0
VDDQ2
APIC0
CPU0
CPU1
CPU2
CPU3
pci_f
XTAL
pll ref freq
pll 1
sel100/66#
X2
X1
REF1
VDDQ3
停止
时钟
控制
停止
时钟
控制
PCI1
pwr_dwn#
电源
向下
控制
PCI2
PCI3
PCI4
PCI5
48MHz
48MHz
PLL2
÷2/÷3
OSC
REF2
VDDQ2
pci_stop#
cpu_stop#
PCI6
PCI7
VDDQ3
APIC1
SEL0
SEL1
SPREAD#
: 点此下载
