8-位 注册 transceiver
CY74FCT652T
sccs032 - 九月 1994 - 修订 march 2000
数据 薄板 acquired 从 cypress 半导体 公司.
数据 薄板 modified 至 除去 设备 不 offered.
版权
©
2000, 德州 器械 组成公司的
特性
• 函数, 引脚, 和 驱动 兼容 和 fct 和
f 逻辑
• fct-c 速 在 5.4 ns 最大值 (com’l)
fct-一个 速 在 6.3 ns 最大值 (com’l)
• 减少 v
OH
(典型地 = 3.3v) 版本 的 相等的
fct 功能
• 边缘-比率 控制 电路系统 为 significantly 改进
噪音 特性
• 电源-止 使不能运转 特性
• matched 上升 和 下降 时间
• 全部地 兼容 和 TTL 输入 和 输出 逻辑 水平
• 下沉 电流 64 毫安
源 电流 32 毫安
• 独立 寄存器 为 一个 和 b buses
• 多路复用 real-时间 和 贮存 数据 转移
• 扩展 商业的 范围 的
−
40˚c 至 +85˚c
函数的 描述
这 FCT652T 组成 的 总线 transceiver 电路, d-类型
flip-flops, 和 控制 电路系统 arranged 为 多路复用
传递 的 数据 直接地 从 这 输入 总线 或者 从 这
内部的 存储 寄存器. GAB 和
GBA 控制 管脚 是
提供 至 控制 这 transceiver 功能. SAB 和 SBA
控制 管脚 是 提供 至 选择 也 real-时间 或者 贮存
数据 转移. 这 电路系统 使用 为 选择 控制 将 eliminate
这 典型 解码 glitch 那 occurs 在 一个 多路调制器 在
这 转变 在 贮存 和 real-时间 数据. 一个 低 输入
水平的 选择 real-时间 数据 和 一个 高 选择 贮存 数据.
数据 在 这 一个 或者 B 数据 总线, 或者 两个都, 能 是 贮存 在 这
内部的 D flip-flops 用 低-至-高 transitions 在 这
适合的 时钟 管脚 (cpab 或者 cpba), regardless 的 这
选择 或者 使能 控制 管脚. 当 SAB 和 SBA 是 在 这
real-时间 转移 模式, 它 是 也 可能 至 store 数据 没有
使用 这 内部的 d-类型 flip-flops 用 同时发生地 enabling
GAB 和
gba. 在 这个 configuration, 各自 输出 reinforces 它的
输入. 因此, 当 所有 其它 数据 来源 至 这 二 sets 的 总线
线条 是 在 高 阻抗, 各自 设置 的 总线 线条 将 仍然是
在 它的 last 状态.
这 输出 是 设计 和 一个 电源-止 使不能运转 特性 至
准许 为 live 嵌入 的 boards.
逻辑 块 图解
管脚 配置
C
D
B
1
28
4
5678910
3
2
1
27
13
14
15
16
17
26
2524232221
20
11
12
19
一个
3
一个
5
一个
4
B
2
B
5
18
B
1
NC
NC
B
4
一个
2
LCC
顶 视图
B
3
C
D
一个
1
至 7 其它 途径
CPAB
SAB
SBA
GBA
V
CC
GABA
7
一个
8
B
6
B
7
B
8
CPBA
SAB
SBA
CPAB
一个
6
一个
1
GBA
NC
GAB
CPBA
B REG
一个 REG
1OF8
途径
NC
地
1
2
3
4
5
6
7
8
9
10
11
12
16
17
18
19
20
24
23
22
21
13
14
V
CC
15
顶 视图
CPAB
一个
1
一个
2
一个
3
一个
4
一个
5
一个
6
一个
7
一个
8
B
1
B
2
B
3
B
4
B
5
B
6
B
7
B
8
CPBASAB
SBAGAB
GBA
地
soic/qsop
: 点此下载
