4k x 16/18 和 8k x 16/18 双-端口
静态的 内存 和 sem, int, busy
cy7c024/0241
cy7c025/0251
cypress 半导体 公司
•
3901 北 第一 街道
•
san jose
•
ca 95134
•
408-943-2600
文档 #: 38-06035 rev. *b 修订 六月 22, 2004
特性
•
真实 双-ported 记忆 cells 这个 准许
同时发生的 读 的 这 一样 记忆 location
•
4k x 16 organization (cy7c024)
•
4k x 18 organization (cy7c0241)
•
8k x 16 organization (cy7c025)
•
8k x 18 organization (cy7c0251)
•
0.65-micron cmos 为 最佳的 速/电源
•
高-速 进入: 15 ns
•
低 运行 电源: i
CC
= 150 毫安 (典型值.)
• 全部地 异步的 运作
•
自动电源-向下
•
expandable 数据 总线 至 32/36 位 或者 更多 使用
主控/从动装置 碎片 选择 当 使用 更多 比 一个
设备
•
在-碎片 arbitration 逻辑
•
semaphores 包含 至 准许 软件 handshaking
在 端口
•
INT标记 为 端口-至-端口 交流
•
独立的 upper-字节 和 更小的-字节 控制
•
管脚 选择 为 主控 或者 从动装置
•
有 在 84-管脚 plcc 和 100-管脚 tqfp
函数的 描述
这 cy7c024/0241 和 cy7c025/0251 是 低-电源
cmos 4k x 16/18 和 8k x 16/18 双-端口 静态的 rams. var-
ious arbitration schemes 是包含 在 这 cy7c024/0241
和 cy7c025/0251 至 handle situations 当 多样的 pro-
cessors 进入 这 一样 片 的 数据. 二 端口 是 provid-
ed, permitting 独立, 异步的 进入 为 读
和 写 至 任何 location 在 记忆. 这 cy7c024/0241 和
cy7c025/0251 能 是 使用 作 standalone 16-/18-位 du-
al-端口 静态的 rams 或者 multiple 设备 能 是 联合的 在
顺序 至 函数 作 一个 32-/36-位 或者 wider 主控/从动装置 du-
al-端口 静态的 内存. 一个 m/S管脚 是 提供 为 implementing
32-/36-位 或者 wider 记忆 applications 没有 这 需要 为
独立的 主控 和 从动装置 设备 或者 额外的 分离的 逻辑.
应用 areas 包含 interprocessor/multiprocessor de-
signs, communications 状态 buffering, 和 双-端口 vid-
eo/graphics 记忆.
各自 端口 有 独立 控制 管脚: 碎片 使能 (CE),
读 或者 写 使能 (r/W), 和 输出 使能 (OE). 二 flags
是 提供 在 各自 端口 (BUSY和INT).BUSY信号 那 这
端口 是 trying 至 进入 这 一样 location 目前 正在 accessed 用
这 其它 端口. 这 中断 标记 (INT) 准许 交流 是-
tween 端口 或者 系统 用 意思 的 一个 邮递 盒. 这 semaphores 是
使用 至 通过 一个 标记, 或者 token, 从 一个端口 至 这 其它至 表明 那
一个 shared resource 是 在 使用. 这 semaphore 逻辑 是 包括 的
第八 shared latches. 仅有的 一个 一侧 能 控制 这 获得 (semaphore)
在 任何 时间. 控制 的 一个 semaphore indicates 那 一个 shared resource
是 在 使用. 一个 自动 电源-向下 特性 是 控制 indepen-
dently 在 各自 端口 用 一个 碎片 选择 (CE) 管脚.
这 cy7c024/0241 和 cy7c025/0251 是 有 在
84-管脚 plccs (cy7c024 和 cy7c025 仅有的) 和 100-管脚
薄的 四方形 塑料 flatpack (tqfp).
v
7C024–1
r/w
L
UB
L
LB
L
CE
L
OE
L
一个
0L
r/w
R
UB
R
CE
R
OE
R
CE
L
OE
L
UB
L
UB
R
i/o
8L
–i/o
15L
中断
SEMAPHORE
ARBITRATION
控制
i/o
记忆
排列
地址
解码器
SEM
L
SEM
R
BUSY
L
INT
L
INT
R
m/s
控制
i/o
LB
L
LB
R
i/o
0L
–i/o
7L
r/w
L
r/w
R
LB
R
CE
R
OE
R
一个
0R
i/o
8R
i/o
15R
BUSY
R
i/o
0R
i/o
7R
(cy7c025/0251) 一个
12L
一个
12R
(cy7c025/0251)
[1] [1]
逻辑 块 图解
–
–
地址
解码器
一个
11L
一个
11R
[2]
[3]
[2]
[3]