1
高
效能
E
2
PLD
atf1508as/z
特性
•
高 密度, 高 效能 用电气 可擦掉的 complex
可编程序的 逻辑 设备
– 128 macrocells
– 5 产品 条款 每 macrocell, expandable 向上 至 40 每 macrocell
– 68, 84, 100, 160-管脚
– 7.5 ns 最大 管脚-至-管脚 延迟
– 注册 运作 向上 至 125 mhz
– 增强 routing resources
•
有伸缩性的 逻辑 macrocell
– d/t/获得 configurable flip flops
– global 和 单独的 寄存器 控制 信号
– global 和 单独的 输出 使能
– 可编程序的 输出 回转 比率
– 可编程序的 输出 打开 集电级 选项
– 最大 逻辑 utilization 用 burying 一个 寄存器 在里面 一个 com 输出
•
先进的 电源 管理 特性
– 自动 100
µ
µµ
µ
一个 保卫-用 为 “z” 版本 (最大值.)
– 管脚-控制 100
µ
µµ
µ
一个 保卫-用 模式 (典型)
– 可编程序的 管脚-keeper 输入 和 i/os
– 减少-电源 特性 每 macrocell
•
有 在 商业的 和 工业的 温度 范围
•
有 在 84-管脚 plcc 和 100-管脚 pqfp 和 tqfp 和
160-管脚 pqfp 包装
•
先进的 flash 技术
– 100% 测试
– 完全地 reprogrammable
– 100 程序/擦掉 循环
– 20 年 数据 保持
– 2000v 静电释放 保护
– 200 毫安 获得-向上 免除
•
jtag boundary-scan 测试 至 ieee 标准. 1149.1-1990 和 1149.1a-1993 supported
•
快 在-系统 programmability (isp) 通过 jtag
•
pci-一致的
•
3.3 或者 5.0v i/o 管脚
•
安全 fuse 特性
增强 特性
•
改进 connectivity (额外的 反馈 routing, alternate 输入 routing)
•
输出 使能 产品 条款
•
d - 获得 模式
•
combinatorial 输出 和 注册 反馈 在里面 任何 macrocell
•
三 global 时钟 管脚
•
itd ( 输入 转变 发现) 电路 在 global clocks, 输入 和 i/o
•
快 注册 输入 从 产品 期
•
可编程序的 “pin-keeper” 选项
•
V
CC
电源-向上 重置 选项
•
拉-向上 选项 在 jtag 管脚 tms 和 tdi
•
先进的 电源 管理 特性
– 边缘 控制 电源 向下 “z”
– 单独的 macrocell 电源 选项
– 使不能运转 itd 在 global clocks, 输入 和 i/o 为 “z” 部分
rev. 0784c–4/98
: 点此下载
