ds013 (v1.2) 将 3, 2000
www.xilinx.com
1
初步的 产品 规格
1-800-255-7778
© 2000 xilinx, 公司 所有 权利 保留. 所有 xilinx 商标, 注册 商标, patents, 和 免责声明 是 作 列表 一个t
http://www.xilinx.com/legal.htm
. 所有 其它 商标 和 注册 商标 是 这 所有物 的 它们的 各自的 所有权人.
所有 规格 是 主题 至 改变 没有 注意.
特性
• 7.5 ns 管脚-至-管脚 逻辑 延迟
• 系统 发生率 向上 至 140 mhz
• 256 macrocells 和 6,000 usable 门
• 有 在 小 footprint 包装
- 144-管脚 tqfp (116 用户 i/o 管脚)
- 208-管脚 pqfp (160 用户 i/o)
- 280-球 cs bga (160 用户 i/o)
• 优化 为 3.3v 系统
- 过激 低 电源 运作
- 5v tolerant i/o 管脚 和 3.3v 核心 供应
- 先进的 0.35 micron five metal layer re-
可编程序的 处理
- fzp™ cmos 设计 技术
• 先进的 系统 特性
- 在-系统 程序编制
- 输入 寄存器
- predictable 定时 模型
- 向上 至 23 clocks 有 每 逻辑 块
- 极好的 管脚 保持 在 设计 改变
- 全部 ieee 标准 1149.1 boundary-scan (jtag)
- 四 global clocks
- 第八 产品 期 控制 条款 每 逻辑 块
• 快 isp 程序编制 时间
• Port 使能 管脚 为 额外的 i/o
• 2.7v 至 3.6v 工业的 等级 电压 范围
• 可编程序的 回转 比率 控制 每 输出
• 安全 位 阻止 unauthorized 进入
• 谈及 至 xpla3 家族 数据 薄板 (ds012) 为
architecture 描述
描述
这 xcr3256xl 是 一个 3.3v, 256 macrocell cpld targeted 在
电源 敏感的 设计 那 需要 leading 边缘 程序-
mable 逻辑 解决方案. 一个 总的 的 16 逻辑 blocks 提供
6,000 usable 门. 管脚-至-管脚 传播 延迟 是
7.5 ns 和 一个 最大 系统 频率 的 140 mhz.
totalcmos™ 设计 技巧 为
快 零 电源
xilinx 提供 一个 totalcmos cpld, 两个都 在 处理 technol-
ogy 和 设计 技巧. xilinx 雇用 一个 cascade 的
cmos 门 至 执行 它的 总 的 产品 instead 的
这 传统的 sense 放大 approach. 这个 cmos 门
implementation 准许 xilinx 至 提供 cplds 那 是 两个都
高 效能 和 低 电源, breaking 这 paradigm
那 至 有 低 电源, 你 必须 有 低 效能.
谈及 至图示 1和Ta ble 1表明 这 i
CC
vs. fre-
quency 的 我们的 xcr3256xl totalcmos cpld (数据 带去
和 16 向上/向下, loadable 16-位 counters 在 3.3v, 25
°
c).
0
xcr3256xl 256 macrocell cpld
ds013 (v1.2) 将 3, 2000
014
初步的 产品 规格
R
: 点此下载
