2-161
用户 i/os Horizontal Configurable
设备 CLBs 排列 最大值 flip-flops Longlines 数据 位
XC3020A 64 8 x 8 64 256 16 14,779
XC3030A 100 10 x 10 80 360 20 22,176
XC3042A 144 12 x 12 96 480 24 30,784
XC3064A 224 16 x 14 120 688 32 46,064
XC3090A 320 16 x 20 144 928 40 64,160
特性
•
增强, 高 效能 fpga 家族 和 five
设备 类型
– 改进 redesign 的 这 基本 xc3000 lca
家族
– 逻辑 densities 从 1,000 至 6,000 门
– 向上 至 144 用户-definable i/os
•
superset 的 这 工业-leading xc3000 家族
– 完全同样的 至 这 基本 xc3000 在 结构, 管脚 输出,
设计 methodology, 和 软件 tools
– 100% 兼容 和 所有 xc3000, xc3000l,
和 xc3100 bitstreams
– 改进 routing 和 额外的 特性
•
额外的 可编程序的 interconnection 点
(pips)
– 改进 进入 至 longlines 和 clb 时钟
使能 输入
– 大多数 效率高的 xc3000-类 解决方案 至 总线-ori-
ented 设计
•
先进的 0.8
µ
cmos 静态的 记忆 技术
– 低 安静的 和 起作用的 电源 消耗量
•
效能 指定 用 逻辑 延迟, faster 比
相应的 xc3000 版本
•
xc3000a-明确的 特性
– 4 毫安 输出 下沉 和 源 电流
– 错误 checking 的 这 配置 bitstream
– 软 startup 开始 所有 输出 在 回转-限制 模式
在之上 电源-向上
– 容易 migration 至 这 xc3400 序列 的 hardwire
掩饰 编写程序 设备 为 高-容积
生产.
描述
这 xc3000a 家族 提供 这 下列的 增强
在 这 popular xc3000 家族:
这 xc3000a 家族 有 额外的 interconnect resources
至 驱动 这 i-输入 的 tbufs 驱动 horizontal longlines.
这 clb 时钟 使能 输入 能 是 驱动 从 一个 第二
vertical longline. 这些 二 additions 结果 在 更多
效率高的 和 faster 设计 当 horizontal longlines 是
使用 为 数据 bussing.
在 配置, 这 xc3000a 设备 审查 这
bitstream format 为 停止 位 在 这 适合的 positions.
任何 错误 terminates 这 配置 和 pulls init 低.
当 这 配置 处理 是 finished 和 这 设备
开始 向上 在 用户 模式, 这 第一 触发 的 这 输出 是
automatically 回转-比率 限制 . 这个 特性, called 软
startup, 避免 这 潜在的 地面 bounce 当 所有
输出 是 转变 在 同时发生地. 之后 开始-向上, 这
回转 比率 的 这 单独的 输出 是, 作 在 这 xc3000
家族, 决定 用 这 单独的 配置 选项.
这 xc3000a 家族 是 一个 superset 的 这 xc3000 家族.
任何 bitstream 使用 至 配置 一个 xc3000 或者 xc3100
设备 configures 一个 xc3000a 设备 exactly 这 一样
方法.
XC3000A
逻辑 cell 排列 家族
产品 规格
: 点此下载
