1
数据 薄板 acquired 从 harris 半导体
SCHS173C
特性
• 缓冲 输入 和 输出
• 四 运行 模式
• 典型 传播 延迟 的 15ns 在 v
CC
= 5v,
C
L
= 15pf, t
一个
= 25
o
C
• 输出 (在 温度 范围)
- 标准 输出 . . . . . . . . . . . . . . . 10 lsttl 负载
- 总线 驱动器 输出 . . . . . . . . . . . . . 15 lsttl 负载
• 宽 运行 温度 范围 . . . -55
o
c 至 125
o
C
• 保持平衡 传播 延迟 和 转变 时间
• significant 电源 减少 对照的 至 lsttl
逻辑 ics
• hc 类型
- 2v 至 6v 运作
- 高 噪音 免除: n
IL
= 30%, n
IH
= 30% 的 v
CC
在 v
CC
= 5v
• hct 类型
- 4.5v 至 5.5v 运作
- 直接 lsttl 输入 逻辑 兼容性,
V
IL
= 0.8v (最大值), v
IH
= 2v (最小值)
- cmos 输入 兼容性, i
l
≤
1
µ
一个 在 v
OL
, v
OH
描述
这 ’HC259 和 ’HCT259 Addressable 获得 特性 这
低-电源 消耗量 有关联的 和 CMOS 电路系统 和
有 speeds comparable 至 低-电源 肖特基.
这个 latches 三 起作用的 模式 和 一个 重置 模式. 当
两个都 这 获得 使能 (
le) 和 主控 重置 (mr) 输入 是
低 (8-线条 Demultiplexer 模式) 这 输出 的 这 addressed
获得 跟随 这 数据 输入 和 所有 其它 输出 是 强迫
低. 当 两个都
MR 和 LE 是 高 (记忆 模式), 所有
输出 是 分开的 从 这 数据 输入, i.e., 所有 latches 支撑
这 last 数据 提交 在之前 这
LE 转变 从 低 至
高. 一个 情况 的
LE 低 和 MR 高 (addressable 获得
模式) 准许 这 addressed latch’s 输出 至 follow 这 数据
输入; 所有 其它 latches 是 unaffected. 这 重置 模式 (所有
输出 低) 结果 当
le 是 高 和 mr 是 低.
订货 信息
部分 号码
温度 范围
(
o
c) 包装
CD54HC259F3A -55 至 125 16 ld cerdip
CD54HCT259F3A -55 至 125 16 ld cerdip
CD74HC259E -55 至 125 16 ld pdip
CD74HC259M -55 至 125 16 ld soic
CD74HC259MT -55 至 125 16 ld soic
CD74HC259M96 -55 至 125 16 ld soic
CD74HCT259E -55 至 125 16 ld pdip
CD74HCT259M -55 至 125 16 ld soic
CD74HCT259MT -55 至 125 16 ld soic
CD74HCT259M96 -55 至 125 16 ld soic
便条: 当 订货, 使用 这 全部 部分 号码. 这 suffix 96
denotes 录音带 和 卷轴. 这 suffix T denotes 一个 小-quantity 卷轴
的 250.
十一月 1997 - 修订 october 2003
提醒: 这些 设备 是 敏感的 至 静电的 释放. 用户 应当 follow 恰当的 ic 处理 程序.
版权
©
2003, 德州 器械 组成公司的
cd54hc259, cd74hc259,
cd54hct259, cd74hct259
高-速 cmos 逻辑
8-位 addressable 获得
[ /标题
(cd74
HC259
,
C
D74
HCT25
9)
/sub-
ject
(高
速
CMOS
逻辑
8-位
Addres
sable
获得)
: 点此下载
