3.3v 32k/64k/128k x 8/9
同步的 双-端口 静态的 内存
cy7c09079v/89v/99v
cy7c09179v/89v/99v
Cypress 半导体 公司
• 3901 北 第一 街道 • San Jose • ca 95134 • 408-943-2600
文档 #: 38-06043 rev. *a 修订 12月 27, 2002
25/0251
特性
• 真实 双-ported 记忆 cells 这个 准许 simulta-
neous 进入 的 这 一样 记忆 location
• 6 流动-通过/pipelined 设备
—
32k x 8/9 organizations (cy7c09079v/179v)
—
64k x 8/9 organizations (cy7c09089v/189v)
—
128k x 8/9 organizations (cy7c09099v/199v)
•
3 模式
—
流动-通过
—
Pipelined
—
Burst
•
pipelined 输出 模式 在 两个都 端口 准许 快
100-mhz 运作
•
0.35-micron cmos 为 最佳的 速/电源
•
高-速 时钟 至 数据 进入 6.5
[1]
/7.5
[1]
/9/12 ns
(最大值.)
•
3.3v 低 运行 电源
—
起作用的= 115 毫安 (典型)
—
备用物品= 10
µ
一个 (典型)
•
全部地 同步的 接口 为 easier 运作
•
burst counters increment 地址 内部
—
shorten 循环 时间
—
降低 总线 噪音
—
supported 在 流动-通过 和 pipelined 模式
•
双 碎片 使能 为 容易 depth expansion
•
自动 电源-向下
•
商业的 和 工业的 温度 范围
•
有 在 100-管脚 tqfp
v
逻辑 块 图解
r/w
L
CE
0L
CE
1L
OE
L
FT/pipe
L
i/o
0L
–
i/o
7/8l
控制
一个
0
–
一个
14/15/16l
CLK
L
ADS
L
CNTEN
L
CNTRST
L
r/w
R
1
0
0/1
CE
0R
CE
1R
OE
R
1
0/1
0
FT/pipe
R
i/o
0R
–
i/o
7/8r
i/o
控制
一个
0
–
一个
14/15/16r
CLK
R
ADS
R
CNTEN
R
CNTRST
R
1
0
0/1
1
0/1
0
i/o
计数器/
地址
寄存器
Decode
真实 双-ported
内存 排列
计数器/
地址
寄存器
Decode
8/9 8/9
[2]
[2]
[3]
[3]
15/16/17
15/16/17
注释:
1. 看 页 6 为 加载 情况.
2. i/o
0
–
i/o
7
为 x8 设备, i/o
0
–
i/o
8
为 x9 设备.
3. 一个
0
–
一个
14
为 32k, 一个
0
–
一个
15
为 64k, 和 一个
0
–
一个
16
为 128k 设备.
为 这 大多数 recent 信息, visit 这 cypress 网 站点 在 www.cypress.com
: 点此下载
