1k x 8 prom
CY7C281A
Cypress 半导体 公司
• 3901 北 第一 街道 • San Jose • ca 95134 • 408-943-2600
文档 #: 38-04003 rev. *b 修订 12月 27, 2002
1CY7C282A
特性
• cmos 为 最佳的 速/电源
• 高 速
— 25 ns (商业的)
• 低 电源
— 495 mw (商业的)
• 非易失存储器 技术 100% 可编程序的
• slim 300-mil 或者 标准 600-mil 插件 或者 28-管脚 lcc
•
5V
±
10% v
CC
, 商业的 和 军队
• ttl-兼容 i/o
• 直接 替换 为 双极 proms
• 有能力 的 承受 >2001v 静态的 释放
函数的 描述
这 cy7c281a 是 一个 高-效能 1024-文字 用 8-位
cmos proms. 它 是 packaged 在 300-mil 和 600-mil-宽
包装 各自. 这 cy7c281a 是 也 有 在 一个
28-管脚 无铅 碎片 运输车. 这 记忆 cells utilize proven
非易失存储器 floating-门 技术 和 字节-宽 intelligent
程序编制 algorithms.
这 cy7c281a 是 一个 plug-在 替换 为 双极 设备
和 提供 这 有利因素 的 更小的 电源, 更好的 perfor-
mance, 和 程序编制 yield. 这 非易失存储器 cell 需要
仅有的 12.5v 为 这 超级的 电压, 和 低 电流 (所需的)东西
准许 为 gang 程序编制. 这 非易失存储器 cells 准许 各自
记忆 location 至 是 测试 100% 因为 各自 location 是
写 在, erased, 和 repeatedly exercised 较早的 至 encap-
sulation. 各自 prom 是 也 测试 为 交流 效能 至
保证 那 之后 客户 程序编制, 这 产品 将
满足 直流 和 交流 规格 限制.
读 是 accomplished 用 放置 一个 起作用的 低 信号 在
CS
1
和 cs
2
, 和 起作用的 高 信号 在 cs
3
和 cs
4
. 这
内容 的 这 记忆 location addressed 用 这 地址
线条 (一个
0
−
一个
9
) 将 变为 有 在 这 输出 线条
(o
0
−
O
7
).
选择 手册
7c281a-25 7c281a-30 单位
最大 进入 时间 25 30 ns
最大 运行
电流
商业的 100 100 毫安
LogicBlockDiagram 管脚 配置
1
2
3
4
5
6
7
8
9
10
11
12
16
17
18
19
20
24
23
22
21
13
14
一个
8
一个
7
一个
6
一个
5
一个
4
一个
3
一个
2
一个
1
一个
0
O
0
O
1
O
2
地
V
CC
O
7
O
6
O
4
O
5
O
3
一个
9
一个
8
一个
7
一个
6
一个
5
一个
4
一个
3
一个
2
一个
1
一个
0
O
7
O
6
O
5
O
4
O
3
O
2
O
1
O
0
CS
1
15
COLUMN
解码器
CS
2
CS
3
CS
4
一个
9
CS
1
CS
2
CS
3
CS
4
28
4
5
6
7
8
9
10
321 27
1314151617
26
25
24
23
22
21
20
11
12
19
一个
5
V
CC
地
一个
6
一个
7
O
3
O
1
O
0
18
O
4
O
5
NC
一个
0
一个
4
一个
3
NC
一个
8
一个
9
NC
NC
O
7
O
6
一个
2
一个
1
O
2
CS
1
CS
2
CS
3
CS
4
插件
lcc/plcc
顶视图
顶 视图
7C281A
7C281A
行
解码器
可编程序的
排列
多路调制器
: 点此下载
